WEKO3
-
RootNode
アイテム
VHDL記述からSFL記述への変換による論理合成プログラムの設計と試作
https://ipsj.ixsq.nii.ac.jp/records/123670
https://ipsj.ixsq.nii.ac.jp/records/12367086ea0bde-45c3-417b-841a-c09c16c4eb8d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001337512.pdf (157.8 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1993-03-01 | |||||
| タイトル | ||||||
| タイトル | VHDL記述からSFL記述への変換による論理合成プログラムの設計と試作 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 慶應義塾大学 | ||||||
| 著者所属 | ||||||
| 慶應義塾大学 | ||||||
| 著者所属 | ||||||
| 慶應義塾大学 | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 近年、論理合成の技術が実用的になるにつれ、ハードウェア記述言語は、ハードウェア設計の全工程に探く関わる設計ツールの中心的な存在として認められるようになってきた。また様々な設計ツールが開発されるにともなって、ハードウェア記述言語の標準化が行なわれている。VHDL(VHSIC Hardware Description Language)はIEEEの標準ハードウェア記述言語で、シミュレータへの入力記述や仕様記述のために開発された言語である。SFL(Structured Function Language)は同期回路を記述の対象とした論理合成指向の言語であり、PARTHENONシステムのもとでシミュレーションと論理合成ができる。本研究はVHDLの記述を入力とする論理合成を可能にするために、VHDLの抽象構文木を走査することによるSFLへの変換を設計し試作したものである。そのためのVHDLサブセットを提案し、変換処理を考察する。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第46回, 号 ソフトウェア, p. 71-72, 発行日 1993-03-01 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
