{"metadata":{"_oai":{"id":"oai:ipsj.ixsq.nii.ac.jp:00123670","sets":["6504:8032:8038"]},"path":["8038"],"owner":"1","recid":"123670","title":["VHDL記述からSFL記述への変換による論理合成プログラムの設計と試作"],"pubdate":{"attribute_name":"公開日","attribute_value":"1993-03-01"},"_buckets":{"deposit":"5d9bc8fb-fe44-42d2-a995-b17844981e40"},"_deposit":{"id":"123670","pid":{"type":"depid","value":"123670","revision_id":0},"owners":[1],"status":"published","created_by":1},"item_title":"VHDL記述からSFL記述への変換による論理合成プログラムの設計と試作","author_link":[],"item_titles":{"attribute_name":"タイトル","attribute_value_mlt":[{"subitem_title":"VHDL記述からSFL記述への変換による論理合成プログラムの設計と試作"}]},"item_type_id":"22","publish_date":"1993-03-01","item_language":{"attribute_name":"言語","attribute_value_mlt":[{"subitem_language":"jpn"}]},"item_22_text_3":{"attribute_name":"著者所属","attribute_value_mlt":[{"subitem_text_value":"慶應義塾大学"},{"subitem_text_value":"慶應義塾大学"},{"subitem_text_value":"慶應義塾大学"}]},"item_publisher":{"attribute_name":"出版者","attribute_value_mlt":[{"subitem_publisher":"情報処理学会","subitem_publisher_language":"ja"}]},"publish_status":"0","weko_shared_id":-1,"item_file_price":{"attribute_name":"Billing file","attribute_type":"file","attribute_value_mlt":[{"url":{"url":"https://ipsj.ixsq.nii.ac.jp/record/123670/files/KJ00001337512.pdf"},"date":[{"dateType":"Available","dateValue":"1993-03-01"}],"format":"application/pdf","filename":"KJ00001337512.pdf","filesize":[{"value":"157.8 kB"}],"mimetype":"application/pdf","accessrole":"open_date","version_id":"a1550f12-ccf8-4294-8d6e-91a647707700","displaytype":"detail","licensetype":"license_note"}]},"item_resource_type":{"attribute_name":"資源タイプ","attribute_value_mlt":[{"resourceuri":"http://purl.org/coar/resource_type/c_5794","resourcetype":"conference paper"}]},"item_22_source_id_9":{"attribute_name":"書誌レコードID","attribute_value_mlt":[{"subitem_source_identifier":"AN00349328","subitem_source_identifier_type":"NCID"}]},"item_22_description_7":{"attribute_name":"論文抄録","attribute_value_mlt":[{"subitem_description":"近年、論理合成の技術が実用的になるにつれ、ハードウェア記述言語は、ハードウェア設計の全工程に探く関わる設計ツールの中心的な存在として認められるようになってきた。また様々な設計ツールが開発されるにともなって、ハードウェア記述言語の標準化が行なわれている。VHDL(VHSIC Hardware Description Language)はIEEEの標準ハードウェア記述言語で、シミュレータへの入力記述や仕様記述のために開発された言語である。SFL(Structured Function Language)は同期回路を記述の対象とした論理合成指向の言語であり、PARTHENONシステムのもとでシミュレーションと論理合成ができる。本研究はVHDLの記述を入力とする論理合成を可能にするために、VHDLの抽象構文木を走査することによるSFLへの変換を設計し試作したものである。そのためのVHDLサブセットを提案し、変換処理を考察する。","subitem_description_type":"Other"}]},"item_22_biblio_info_10":{"attribute_name":"書誌情報","attribute_value_mlt":[{"bibliographicPageEnd":"72","bibliographic_titles":[{"bibliographic_title":"全国大会講演論文集"}],"bibliographicPageStart":"71","bibliographicIssueDates":{"bibliographicIssueDate":"1993-03-01","bibliographicIssueDateType":"Issued"},"bibliographicIssueNumber":"ソフトウェア","bibliographicVolumeNumber":"第46回"}]},"relation_version_is_last":true,"weko_creator_id":"1"},"id":123670,"updated":"2025-01-21T02:51:46.638340+00:00","links":{},"created":"2025-01-19T00:03:42.990548+00:00"}