WEKO3
アイテム
時間論理分割を用いた順序回路の合成方式
https://ipsj.ixsq.nii.ac.jp/records/119692
https://ipsj.ixsq.nii.ac.jp/records/1196923568a7cb-5e22-4546-b31f-945ded6cebce
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00001336627.pdf (147.0 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1990-09-04 | |||||
| タイトル | ||||||
| タイトル | 時間論理分割を用いた順序回路の合成方式 | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| (株)日立製作所 | ||||||
| 著者所属 | ||||||
| 日立研究所 | ||||||
| 著者所属 | ||||||
| 中央研究所 | ||||||
| 著者所属 | ||||||
| 中央研究所 | ||||||
| 著者所属 | ||||||
| システム開発研究所 | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 状態遷移図で表現された動作を実現する論理回路の自動合成アルゴリズムの研究は古くから行なわれており、合成される論理回路が最小となるように状態を符号化する手法を確立することが最も重要な技術課題となっている。状態を適切な2進数の数値に符号化するには膨大な設計空間を探索しなければならないが、状態遷移を複数の部分状態遷移に分割して合成することによりこの膨大な探索を回避することができる。そのため状態遷移の分割手法を確立してゆくことは極めて重要な課題である。マイクロプロセッサ等の論理回路を解析すると遅延素子(Dフリップフロップ)を用いて順序回路を簡単に実現していることが多い。本報告では与えられた状態遷移図を遅延素子を用いて構成する部分と、従来の手法で構成する部分に分割する方法について述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第41回, 号 ハードウェア, p. 5-6, 発行日 1990-09-04 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
