WEKO3
アイテム
画像処理プロセッサImPPを多重リングバス構成にするためのインタフェースLSI
https://ipsj.ixsq.nii.ac.jp/records/115073
https://ipsj.ixsq.nii.ac.jp/records/115073ba7c4e60-6310-4a0f-aec9-cf8c3145944d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
KJ00003117607.pdf (171.1 kB)
|
|
| Item type | National Convention(1) | |||||
|---|---|---|---|---|---|---|
| 公開日 | 1988-09-12 | |||||
| タイトル | ||||||
| タイトル | 画像処理プロセッサImPPを多重リングバス構成にするためのインタフェースLSI | |||||
| タイトル | ||||||
| 言語 | en | |||||
| タイトル | An inter ring-bus and memory interface LSI for VLSI image prosessor ImPP | |||||
| 言語 | ||||||
| 言語 | jpn | |||||
| 資源タイプ | ||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||
| 資源タイプ | conference paper | |||||
| 著者所属 | ||||||
| 日本電気株式会社 | ||||||
| 著者所属 | ||||||
| 日本電気技術情報システム開発株式会社 | ||||||
| 著者所属 | ||||||
| 日本電気株式会社 | ||||||
| 著者所属 | ||||||
| 日本電気株式会社 | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Scientific Information System Development Ltd. | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 著者所属(英) | ||||||
| en | ||||||
| NEC Corporation | ||||||
| 論文抄録 | ||||||
| 内容記述タイプ | Other | |||||
| 内容記述 | 画像処理プロセッサImPP(μPD7281)は、周辺LSI(μPD9305)を用いてリング・バス接続することにより、容易に8プロセッサ程度の並列処理システムを構成することが出来る。しかし、より複雑・大規模・高速な処理に対する要求を満たすためには、より高並列な処理システムの開発が有効である。そこで、ImPPを8個程度リング・バスで接続したものを1クラスタとし、複数クラスタを並列動作させるシステムについて開発を進めている。本報告では、そのようなシステムを実現するための1構成部品として開発したインタフェースLSIについて述べる。 | |||||
| 書誌レコードID | ||||||
| 収録物識別子タイプ | NCID | |||||
| 収録物識別子 | AN00349328 | |||||
| 書誌情報 |
全国大会講演論文集 巻 第37回, 号 アーキテクチャおよびハードウェア, p. 165-166, 発行日 1988-09-12 |
|||||
| 出版者 | ||||||
| 言語 | ja | |||||
| 出版者 | 情報処理学会 | |||||
