ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 論文誌(ジャーナル)
  2. Vol.45
  3. No.3

詰将棋専用ハードウェアの作成

https://ipsj.ixsq.nii.ac.jp/records/10965
https://ipsj.ixsq.nii.ac.jp/records/10965
7d48a150-f269-498e-b0a7-8751ecd5b736
名前 / ファイル ライセンス アクション
IPSJ-JNL4503035.pdf IPSJ-JNL4503035.pdf (274.5 kB)
Copyright (c) 2004 by the Information Processing Society of Japan
オープンアクセス
Item type Journal(1)
公開日 2004-03-15
タイトル
タイトル 詰将棋専用ハードウェアの作成
タイトル
言語 en
タイトル Implementation of Tsume Shogi Hardware
言語
言語 jpn
キーワード
主題Scheme Other
主題 論文
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_6501
資源タイプ journal article
その他タイトル
その他のタイトル ゲーム
著者所属
筑波大学大学院博士課程工学研究科
著者所属
ビー・ユー・ジー株式会社
著者所属
筑波大学機能工学系
著者所属(英)
en
Doctoral Program in Engineering, University of Tsukuba
著者所属(英)
en
B.U.G., Inc.
著者所属(英)
en
Institute of Engineering Mechanicsand Systems, University of Tsukuba
著者名 堀洋平 斎藤尚徳 丸山勉

× 堀洋平 斎藤尚徳 丸山勉

堀洋平
斎藤尚徳
丸山勉

Search repository
著者名(英) Yohei, Hori;HisanoriSaito;TsutomuMaruyama

× Yohei, Hori;HisanoriSaito;TsutomuMaruyama

en Yohei, Hori;HisanoriSaito;TsutomuMaruyama

Search repository
論文抄録
内容記述タイプ Other
内容記述 将棋プログラムの棋力の向上のために,専用ハードウェアシステムの開発は必 要不可欠である.本研究ではシステム開発の第1段階として, Field-Programmable Gate Array(FPGA)を使用し詰 将棋の専用ハードウェアの作成を行った. FPGAはユーザ自らが回路構成を変更することのできるLSIであり,また内部に 大容量のRAMを有するため,きわめて並列度の高い演算をチップ内部で実現するこ とができる. この特長を活かし,詰将棋に適した並列・パイプラインアーキテクチャを開発 した.本研究で作成したハードウェアでは,局面情報データを複数のモジュー ルで並列に生成し,これらのデータをパイプライン処理によって指手データ へと変換することで高速な演算を可能にした.また,指手を複数のカテゴリに 分類し,これらを並列・パイプライン処理によって生成することによりさらな る高速化を実現した. 本論文では,詰将棋ハードウェアにおける指手生成の手法とアーキテクチャにつ いて述べた後,実際に問題局面を解いてハードウェアの性能について議論する.
論文抄録(英)
内容記述タイプ Other
内容記述 Developing dedicated hardware systems is an essential approach to improve play strength of shogi programs. To date, use of programmable devices for shogi hardware has been proposed as a feasible method to resolve the problems of high cost and long developing time of hardware implementation. To devise architecture of shogi hardware, we first implemented a tsume shogi solver on a Field-Programmable Gate Array (FPGA). With the ample hardware resource of an FPGA, we implemented highly parallelized architecture on a single chip and realized high-speed computation of tsume-shogi. In this paper, a procedure to generate moves in tsume shogi hardware and its architecture are described.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN00116647
書誌情報 情報処理学会論文誌

巻 45, 号 3, p. 1014-1031, 発行日 2004-03-15
ISSN
収録物識別子タイプ ISSN
収録物識別子 1882-7764
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-23 02:32:17.008702
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3