WEKO3
アイテム
論理合成システムLODESの論理最適化手法
https://ipsj.ixsq.nii.ac.jp/records/28282
https://ipsj.ixsq.nii.ac.jp/records/28282bfee1f66-23c1-4412-b0ed-b81ddb7eb751
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1989 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1989-12-14 | |||||||
タイトル | ||||||||
タイトル | 論理合成システムLODESの論理最適化手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Logic Optimization For Logic Synthesis Expert System LODES | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
松下電子工業(株)開発推進センター | ||||||||
著者所属 | ||||||||
(株)松下ソフトリサーチ | ||||||||
著者所属 | ||||||||
(株)松下ソフトリサーチ | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Matsushita Electronics Co. Development Promotion Center | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Matsushita Soft Research Inc. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Matsushita Soft Research Inc. | ||||||||
著者名 |
横山, 敏之
× 横山, 敏之
|
|||||||
著者名(英) |
Toshiyuki, Yokoyama
× Toshiyuki, Yokoyama
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | LODESは機能記述言語、真理値表、論理式、機能図などの機能仕様を入力とし特定のテクノロジーの最適化された論理回路を出力する論理合成エキスパートシステムである。本システムの論理レベルの合成は、テクノロジーに依存しない組合せ論理の二段および多段の論理最適化をアルゴリズムによって、また局所変換を主体としたテクノロジーマッピングをルールベースの手法により構成している。本稿では、組合せ論理の最適化手法について述べる。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | LODES is a logic synthesis expert system, which accepts functional specifications such as hardware description language, boolean expressions, truth tables, functional diagrams and outputs optimized logic circuits of specified technology. In this system, logic level synthesis is realized as combination of algorithmic and rule-based methods, the former is two and multi level logic optimization independent of technology and the latter is technology mapping mainly based on local transformation. In this paper, we described about methods of combinatorial logic optimization for LODES. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1989, 号 108(1989-SLDM-050), p. 85-90, 発行日 1989-12-14 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |