WEKO3
アイテム
ASURAクラスタの性能評価
https://ipsj.ixsq.nii.ac.jp/records/24381
https://ipsj.ixsq.nii.ac.jp/records/24381adb8d8c3-ecd4-48ef-8cc9-15e096a689d0
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1992 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1992-12-03 | |||||||
タイトル | ||||||||
タイトル | ASURAクラスタの性能評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Performance Evaluation of the ASURA Cluster | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
(株)クボタ コンピュータ事業推進室 | ||||||||
著者所属 | ||||||||
(株)クボタ コンピュータ事業推進室 | ||||||||
著者所属 | ||||||||
(株)クボタ コンピュータ事業推進室 | ||||||||
著者所属 | ||||||||
(株)クボタ コンピュータ事業推進室 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Office of Computer Business, KUBOTA Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Office of Computer Business, KUBOTA Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Office of Computer Business, KUBOTA Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Office of Computer Business, KUBOTA Corporation | ||||||||
著者名 |
内藤, 潤
× 内藤, 潤
|
|||||||
著者名(英) |
Jun, Naito
× Jun, Naito
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | プロセッサ・クラスタ方式の並列計算機ASURAの構成要素であるASURAクラスタについて、シミュレーション及び実測を基に性能を評価する。評価目的はキャッシュの有用性とバスバンド幅であるが、簡略化のためキャッシュについてはシングル・プロセッサで評価を行なう。さらにマルチプロセッサの評価においては、単一プロセッサのキャッシュ・シミュレータとセミ・マルコフ過程によるASURAクラスタの解析モデルを併用した新たな手法を提案し評価を試みる。その結果、キャッシュを効果的に利用出来るようなユーザ・プログラム・レベルでの最適化のみでも、クラスタ内でほぼスケーラブルな性能向上が得られることが確認されたことを示す。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | ASURA is a large scale multiprocessor system, consisting of clusters of multiple bus-based shared memory multiprocessors. In this paper, we evaluate its cluster, presenting simulation results and the results obtained from a prototype machine. The aim of our evaluation is to examine the usability of the cache and the limitations of a system bus, though for simplicity the cache is examined for only the uni-processor case. A new method is introduced, which combines a uni-processor cache simulator and a Semi-Marcov model and is used to evaluate the multiprocessor performance of the ASURA cluster, Finally, we show that how efficient use of the cache allows the ASURA cluster get scalable performance. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1992, 号 97(1992-ARC-097), p. 73-80, 発行日 1992-12-03 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |