WEKO3
アイテム
MIPSベースマルチスレッドプロセッサのFPGAによる実装と評価
https://ipsj.ixsq.nii.ac.jp/records/23693
https://ipsj.ixsq.nii.ac.jp/records/236931a24ef2f-6db4-435e-a4cb-a4de9ea6f0c0
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC00139026.pdf (561.1 kB)
|
Copyright (c) 2000 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2000-08-03 | |||||||
| タイトル | ||||||||
| タイトル | MIPSベースマルチスレッドプロセッサのFPGAによる実装と評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Implementation and Evaluation of a Multi - Threading Processor Based on MIPS Architecture by Using FPGA | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部／電機通信大学大学院情報システム学研究科 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所情報アーキテクチャ部／筑波大学電子・情報工学系 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory/Graduate School of Information Systems, The University of Electro - Communications | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Computer Science Division, Electrotechnical Laboratory/Institute of Information Scicnces and Electronics, University of Tsukuba | ||||||||
| 著者名 |
佐谷野, 健二
× 佐谷野, 健二
|
|||||||
| 著者名(英) |
Kenji, Sayano
× Kenji, Sayano
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本研究では，FPGA上にMIPSアーキテクチャをベースとしたプロセッサコアの実装を行い，このプロセッサコアにEM-Xのマルチスレッド処理メカニズムを試験的に導入した．一般に広く使用されているMIPSアーキテクチャにEM-Xのマルチスレッド処理メカニズムを導入することで，これらのメカニズムの有用性を検証するとともに，パイプライン段数の増加による高周波数動作に対応したプロセッサの開発を目指す．またEM-Xのネットワークルータに対しても高周波数動作に対応する為の変更を行い，プロセッサ全体の性能のバランスを考慮して改良を行った． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In this research we developed a MIPS based processor by using FPGA in which the multi-threading mechanisms of EM-X wate introduced experimentally. The goal of this research is to prove the efficiency of the mechanisms and to enhance the multi-threading processor architecture with long pipeline approach, by introducing the multi-threading mechanisms of EM-X into ordinary MIPS architecture. Also, the network router was enhanced to operate on higher frequency to keep the performance balance of network and processor. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2000, 号 74(2000-ARC-139), p. 151-156, 発行日 2000-08-03 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
