@techreport{oai:ipsj.ixsq.nii.ac.jp:00023693,
 author = {佐谷野, 健二 and 児玉, 祐悦 and 坂根, 広史 and 山口, 喜教 and Kenji, Sayano and Yuetsu, Kodama and Hirofumi, Sakane and Yoshinori, Yamaguchi},
 issue = {74(2000-ARC-139)},
 month = {Aug},
 note = {本研究では，FPGA上にMIPSアーキテクチャをベースとしたプロセッサコアの実装を行い，このプロセッサコアにEM-Xのマルチスレッド処理メカニズムを試験的に導入した．一般に広く使用されているMIPSアーキテクチャにEM-Xのマルチスレッド処理メカニズムを導入することで，これらのメカニズムの有用性を検証するとともに，パイプライン段数の増加による高周波数動作に対応したプロセッサの開発を目指す．またEM-Xのネットワークルータに対しても高周波数動作に対応する為の変更を行い，プロセッサ全体の性能のバランスを考慮して改良を行った．, In this research we developed a MIPS based processor by using FPGA in which the multi-threading mechanisms of EM-X wate introduced experimentally. The goal of this research is to prove the efficiency of the mechanisms and to enhance the multi-threading processor architecture with long pipeline approach, by introducing the multi-threading mechanisms of EM-X into ordinary MIPS architecture. Also, the network router was enhanced to operate on higher frequency to keep the performance balance of network and processor.},
 title = {MIPSベースマルチスレッドプロセッサのFPGAによる実装と評価},
 year = {2000}
}