| Item type |
SIG Technical Reports(1) |
| 公開日 |
2022-07-20 |
| タイトル |
|
|
タイトル |
単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
新デバイス・新アルゴリズム |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属 |
|
|
|
名古屋大学 |
| 著者所属 |
|
|
|
九州大学 |
| 著者名 |
鴨志田, 圭吾
石川, 伊織
羽野, 祐太
川上, 哲志
谷本, 輝夫
小野, 貴継
田中, 雅光
藤巻, 朗
井上, 弘士
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
本稿では，単一磁束量子（Single Flux Quantum:SFQ）回路を用いたマイクロプロセッサの実現を念頭に，4 kelvin環境下での動作を前提とした極低温キャッシュメモリ構成法を検討する．メモリアレイに関しては SFQ シフトレジスタまたは SRAM での実装，キャッシュ内グローバル配線に関しては SFQ または CMOS 回路での実装を想定する．これらの設計選択肢に基づき，SFQ キャッシュ（SFQ シフトレジスタ型 FIFO メモリと SFQ 回路で実装），CMOS キャッシュ（SRAM と CMOS 回路で実装），ならびに，ハイブリッドキャッシュ（SRAM と SFQ 回路で実装）といった 3 つのアーキテクチャモデルを導入し，モデリングに基づくアクセス時間の評価を行う（ただし，本稿ではデータメモリアレイにのみ着目する）．その結果，現行の 1.0 μm プロセスを前提とした場合には，SFQ キャッシュよりもハイブリッドまたは CMOSキャッシュが優れていることが分かった． |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ（ARC）
巻 2022-ARC-249,
号 7,
p. 1-10,
発行日 2022-07-20
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-ARC22249007.pdf (1.3 MB)
