@techreport{oai:ipsj.ixsq.nii.ac.jp:00218996,
 author = {鴨志田, 圭吾 and 石川, 伊織 and 羽野, 祐太 and 川上, 哲志 and 谷本, 輝夫 and 小野, 貴継 and 田中, 雅光 and 藤巻, 朗 and 井上, 弘士},
 issue = {7},
 month = {Jul},
 note = {本稿では，単一磁束量子（Single Flux Quantum:SFQ）回路を用いたマイクロプロセッサの実現を念頭に，4 kelvin環境下での動作を前提とした極低温キャッシュメモリ構成法を検討する．メモリアレイに関しては SFQ シフトレジスタまたは SRAM での実装，キャッシュ内グローバル配線に関しては SFQ または CMOS 回路での実装を想定する．これらの設計選択肢に基づき，SFQ キャッシュ（SFQ シフトレジスタ型 FIFO メモリと SFQ 回路で実装），CMOS キャッシュ（SRAM と CMOS 回路で実装），ならびに，ハイブリッドキャッシュ（SRAM と SFQ 回路で実装）といった 3 つのアーキテクチャモデルを導入し，モデリングに基づくアクセス時間の評価を行う（ただし，本稿ではデータメモリアレイにのみ着目する）．その結果，現行の 1.0 μm プロセスを前提とした場合には，SFQ キャッシュよりもハイブリッドまたは CMOSキャッシュが優れていることが分かった．},
 title = {単一磁束量子プロセッサ向けキャッシュメモリ構成法の検討と定量的評価},
 year = {2022}
}