| Item type |
Symposium(1) |
| 公開日 |
2021-08-25 |
| タイトル |
|
|
タイトル |
間欠動作を行うIoT向けプロセッサに適したFiCCを用いた不揮発スタンダードセルメモリの実測評価 |
| タイトル |
|
|
言語 |
en |
|
タイトル |
Nonvolatile Standard Cell Memory Using FiCC for IoT Processors with Intermittent Operations |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
低電力・低エネルギー設計 |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
| 著者所属 |
|
|
|
京都工芸繊維大学電子システム工学専攻 |
| 著者所属 |
|
|
|
京都工芸繊維大学電子システム工学専攻 |
| 著者所属 |
|
|
|
大阪大学 |
| 著者所属 |
|
|
|
立命館大学 |
| 著者所属(英) |
|
|
|
en |
|
|
Department of Electronics, Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Department of Electronics, Kyoto Institute of Technology |
| 著者所属(英) |
|
|
|
en |
|
|
Osaka University |
| 著者所属(英) |
|
|
|
en |
|
|
Ritsumeikan University |
| 著者名 |
阿部, 佑貴
小林, 和淑
塩見, 準
越智, 裕之
|
| 著者名(英) |
Yuki, Abe
Kazutoshi, Kobayashi
Jun, Shiomi
Hiroyuki, Ochi
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
スタンダードセルを用いて論理合成と自動配置配線により設計するメモリをスタンダードセルメモリ (SCM) と呼ぶ．本稿では，間欠動作を行う IoT 向けプロセッサに適した FiCC (Fishbone-in-Cage Capacitor) を用いた不揮発スタンダードセルメモリ (NV-SCM) の実測について述べる．180nm プロセスを用いて，NV-SCM のレイアウト設計を行った．ビットセルの不揮発化による面積オーバーヘッドは 75% となった．実測により，動作周波数 10MHz における NV-SCM の動作を確認した．データ保持時間は不揮発メモリへの書き込み時間を 0.5 秒とした場合，約 60 分となった．また，1 時間の内，5 分の動作を仮定すると，NV-SCM は SCM と比べ，消費エネルギーを 35.2% 削減できることをシミュレーションにより示す．さらに不揮発プロセッサの設計に向けて，NV-SCM 用ビットセルの修正に加え，不揮発プロセッサ用フリップフロップを提案した． |
| 論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
A standard cell memory (SCM) is a memory designed by logic synthesis and automatic placement and routing using standard cells. In this paper, we show the measurement results of a nonvolatile standard cell memory (NV-SCM) using a Fishbone-in-Cage Capacitor (FiCC), which is suitable for IoT processors with intermittent operations. The NV-SCM was fabricated in a 180nm CMOS process technology. The area overhead due to the nonvolatility of bit cells was 75%. In measurements, we confirmed the operation of the NV-SCM at an operating frequency of 10MHz. The data retention time was about 60 minutes when the writing time to the nonvolatile memory was 0.5 seconds. Assuming 5 minutes operation time per hour, the simulation results show that the NV-SCM can reduce 35.2% of energy consumption compared to the SCM. In addition, for the design of a nonvolatile processor, we modified a bit cell for NV-SCM and proposed a flip-flop for the nonvolatile processor. |
| 書誌情報 |
DAシンポジウム2021論文集
巻 2021,
p. 3-8,
発行日 2021-08-25
|
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |
IPSJ-DAS2021003.pdf (1.8 MB)
