WEKO3
アイテム
高位設計と低位設計の違いとFPGA演算性能の関係について
https://ipsj.ixsq.nii.ac.jp/records/196142
https://ipsj.ixsq.nii.ac.jp/records/196142586b5768-2903-4cd4-aa58-9897e0a5ec12
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-Z81-2L-07.pdf (180.4 kB)
|
Copyright (c) 2019 by the Information Processing Society of Japan
|
| Item type | National Convention(1) | |||||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2019-02-28 | |||||||||||||||||||||
| タイトル | ||||||||||||||||||||||
| タイトル | 高位設計と低位設計の違いとFPGA演算性能の関係について | |||||||||||||||||||||
| 言語 | ||||||||||||||||||||||
| 言語 | jpn | |||||||||||||||||||||
| キーワード | ||||||||||||||||||||||
| 主題Scheme | Other | |||||||||||||||||||||
| 主題 | コンピュータシステム | |||||||||||||||||||||
| 資源タイプ | ||||||||||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||||||||||||||
| 資源タイプ | conference paper | |||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者所属 | ||||||||||||||||||||||
| 筑波大 | ||||||||||||||||||||||
| 著者名 |
横野, 智也
× 横野, 智也
× 山口, 佳樹
× 藤田, 典久
× 小林, 諒平
× 朴, 泰祐
× 吉川, 耕司
× 安部, 牧人
× 梅村, 雅之
|
|||||||||||||||||||||
| 論文抄録 | ||||||||||||||||||||||
| 内容記述タイプ | Other | |||||||||||||||||||||
| 内容記述 | FPGA1チップの回路規模が100 万システムゲートを超えた現在，その全ての動作を把握し，RTL(Register Transfer Level)設計により完全な最適化を達成するのは困難になりつつある．そこで，高位記述言語によるHLS(High Level Synthesis) 設計に注目が集まっている．Intel社のIntel SDK for OpenCL，Xilinx 社のVivado HLS およびSDAccel などHLS 設計・開発環境は整いつつある．ここで，データセンターのような多くのユーザが利用しかつ複数のFPGA が並列に動作する環境において，RTL設計のみを唯一の選択肢とし続けることはユーザビリティの点から現実的ではない．一方，高性能演算と言う観点で設計手法をみたとき，HLS 設計のみを選択肢とするのは，現時点では時期尚早と考えられる．そこで本論文では，HDL 設計とHLS 設計の現状を等距離から評価し議論することで，次世代のヘテロジニアス高性能計算およびそこにFPGA が存在する可能性について検討する. | |||||||||||||||||||||
| 書誌レコードID | ||||||||||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||||||||||
| 収録物識別子 | AN00349328 | |||||||||||||||||||||
| 書誌情報 |
第81回全国大会講演論文集 巻 2019, 号 1, p. 59-60, 発行日 2019-02-28 |
|||||||||||||||||||||
| 出版者 | ||||||||||||||||||||||
| 言語 | ja | |||||||||||||||||||||
| 出版者 | 情報処理学会 | |||||||||||||||||||||
