FPGAベースのSOCを用いた衛星エンジンシミュレーションの高速化

• Item type: SIG Technical Reports(1)
• 公開日: 2017-10-31
• タイトル: FPGAベースのSOCを用いた衛星エンジンシミュレーションの高速化
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 高速化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 宇宙航空研究開発航空技術部門数値解析技術研究ユニット
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 宇宙航空研究開発航空技術部門数値解析技術研究ユニット
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Numerical Simulation Research Unit, Aeronautical Technology Directorate, Japan Aerospace Exploration Agency
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Numerical Simulation Research Unit, Aeronautical Technology Directorate, Japan Aerospace Exploration Agency
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者名: 酒井, 諒太郎; 宮島, 敬明; 野田, 裕之; 藤田, 直行; 天野, 英晴
• 著者名(英): Ryotaro, Sakai; Takaaki, Miyajima; Hiroyuki, Noda; Naoyuki, Fujita; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 衛星に搭載されるホールスラスタは，ホール効果を利用した電気推進エンジンのひとつであり，他の電気推進エンジンよりも電力の推進エネルギーへの変換効率が高いため，近年盛んに研究が行われている．Full-PIC (Particle-In-Cell) 法は，ホールスラスタの高精度なシミュレーション手法であるが，非常に計算コストが高い．さらに，コードの構造上 GPU による高速化は適さず，FPGA を用いた高速化が検討されている．本研究では，ホールスラスタのシミュレーションの新たな実行環境として，省電力で低コストな FPGA ベースの SoC であるである Zynq を用いたクラスタを提案する．実装には Xilinx ZCU 102 を採用し，高負荷なフェーズの処理を Zynq 上の FPGA にオフロードすることにより処理時間を短縮した．また，高位合成ツールである Vivado HLS を用いて実装の効率化を図った．FPGA にオフロードした高負荷な処理は，ARMCortex-A53 1.2GHz と比較して 22 倍の高速化を達成した．また，Xeon E5-2697v2 2.7GHz に対して 3.8 倍の高速化を達成した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2017-ARC-228, 号 14, p. 1-6, 発行日 2017-10-31
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会