@techreport{oai:ipsj.ixsq.nii.ac.jp:00183880,
 author = {酒井, 諒太郎 and 宮島, 敬明 and 野田, 裕之 and 藤田, 直行 and 天野, 英晴 and Ryotaro, Sakai and Takaaki, Miyajima and Hiroyuki, Noda and Naoyuki, Fujita and Hideharu, Amano},
 issue = {14},
 month = {Oct},
 note = {衛星に搭載されるホールスラスタは，ホール効果を利用した電気推進エンジンのひとつであり，他の電気推進エンジンよりも電力の推進エネルギーへの変換効率が高いため，近年盛んに研究が行われている．Full-PIC (Particle-In-Cell) 法は，ホールスラスタの高精度なシミュレーション手法であるが，非常に計算コストが高い．さらに，コードの構造上 GPU による高速化は適さず，FPGA を用いた高速化が検討されている．本研究では，ホールスラスタのシミュレーションの新たな実行環境として，省電力で低コストな FPGA ベースの SoC であるである Zynq を用いたクラスタを提案する．実装には Xilinx ZCU 102 を採用し，高負荷なフェーズの処理を Zynq 上の FPGA にオフロードすることにより処理時間を短縮した．また，高位合成ツールである Vivado HLS を用いて実装の効率化を図った．FPGA にオフロードした高負荷な処理は，ARMCortex-A53 1.2GHz と比較して 22 倍の高速化を達成した．また，Xeon E5-2697v2 2.7GHz に対して 3.8 倍の高速化を達成した．},
 title = {FPGAベースのSOCを用いた衛星エンジンシミュレーションの高速化},
 year = {2017}
}