WEKO3
アイテム
グローバルデータ構造のためのメモリ管理モデルの検討
https://ipsj.ixsq.nii.ac.jp/records/94654
https://ipsj.ixsq.nii.ac.jp/records/946543e7af86e-f548-4eed-b7f6-bcc1bd1226be
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2013 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2013-07-24 | |||||||
タイトル | ||||||||
タイトル | グローバルデータ構造のためのメモリ管理モデルの検討 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Study of Memory Management Model for Global Data Structures | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | メモリ | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属 | ||||||||
富士通株式会社次世代テクニカルコンピューティング開発本部/独立行政法人科学技術振興機構戦略的創造研究推進機能 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Fujitsu Limited., Next Generation Technical Computing Unit / Japan Science and Technology Agency (JST), Core Research for Evolutional Science and Technology (CREST) | ||||||||
著者名 |
安島, 雄一郎
秋元, 秀行
安達, 知也
岡本, 高幸
佐賀, 一繁
住元, 真司
三浦, 健一
× 安島, 雄一郎 秋元, 秀行 安達, 知也 岡本, 高幸 佐賀, 一繁 住元, 真司 三浦, 健一
|
|||||||
著者名(英) |
Yuichiro, Ajima
Hideyuki, Akimoto
Tomoya, Adachi
Takayuki, Okamoto
Kazushige, Saga
Shinji, Sumimoto
Kenichi, Miura
× Yuichiro, Ajima Hideyuki, Akimoto Tomoya, Adachi Takayuki, Okamoto Kazushige, Saga Shinji, Sumimoto Kenichi, Miura
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本論文では,将来の PGAS 言語の改良に貢献するグローバルメモリ管理機構を提案し,その実装方式を OS レベル,ランタイムシステムレベル,ライブラリレベルで検討する.また,グローバルメモリ管理機構に仮想メモリを導入する際にインターコネク卜ハードウェアに要求される機能も検討する.ライブラリレベル方式については通信ライブラリへの実装を想定し,ハードウェア抽象化層の設計,グローバルアドレスの構成,メモリ管理機構の階層設計について検討する. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper, we propose a new memory management model called “global memory management,” which contributes to future Partitioned Global Address Space (PGAS) languages. We also discuss various implementation schemes of global memory management model such as operating system level, runtime system level and library level, and describe required features of an interconnect hardware to introduce virtual memory mechanism into an implementation of global memory management. A communication library including global memory management functions is further investigated from the points of view of a hardware abstraction layer, the composition of global address, and layered implementations. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10463942 | |||||||
書誌情報 |
研究報告ハイパフォーマンスコンピューティング(HPC) 巻 2013-HPC-140, 号 42, p. 1-6, 発行日 2013-07-24 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |