高い移植性を持つ最悪実行時間解析手法

• Item type: Trans(1)
• 公開日: 2010-03-16
• タイトル: 高い移植性を持つ最悪実行時間解析手法
• タイトル / 言語: en
• タイトル: Portable Worst-Case Execution Time Analysis Method
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 実時間処理
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 産業技術総合研究所
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): National Institute of Advanced Industrial Science and Technology (AIST)
• 著者名: 山本, 啓二; 石川, 裕; 松井, 俊浩
• 著者名(英): Keiji, Yamamoto; Yutaka, Ishikawa; Toshihiro, Matsui
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 信頼性の高い実時間システムを構築するためには，実時間システム上で動く実時間タスクの最悪実行時間を見積もり，それがデッドラインを満たすことを保証することが重要である．本論文では，様々なアーキテクチャへの移植に優れた最悪実行時間予測手法を提案し，それを実行時間予測ツール RETAS として実装する．RETAS は，タスクの実行時間をメモリアクセス時間とメモリアクセスを除いた命令実行時間に分けて計算する．メモリアクセス時間はコンパイラの中間表現を解釈し実行するシミュレータを使って求める．メモリアクセスを除いた命令実行時間は，実機上でコードを部分的に実行し，その時間を計測して求める．提案手法の移植性を評価するため，Pentium-M，XScale，SH アーキテクチャに提案手法を実装する．移植に要したコード量はそれぞれ 200～300 行である．また，ベンチマークプログラムの実測値と RETAS の予測値とを比較した結果，+2 から +36% のプラス方向の誤差であることを示し，どのアーキテクチャでも安全に最悪実行時間を予測できることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: To design a reliable real-time system, it is important to know the worst-case execution time of a real-time task, and to confirm whether it satisfies deadline. In this paper, we propose a new portable worst-case execution time analysis method. Based on this approach, an execution time analysis tool named RETAS is implemented. Execution time is predicted by combining the partial execution of the code and memory access time calculated using a simulator. We demonstrate that RETAS predicts the execution time safely in different environments, Pentium-M, XScale and SH. Porting RETAS to those architectures requires about 100 to 200 code lines to describe architecture dependent features. Comparing with actual and predicted execution times in benchmark programs, the predicted execution times are from +2% to +36% errors against the actual execution times. The results show that RETAS safely predicts the worst case execution times in those CPU architectures.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 3, 号 1, p. 77-87, 発行日 2010-03-16
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会