WEKO3
アイテム
パスベース統計的遅延解析における解析パス数と精度に関する考察
https://ipsj.ixsq.nii.ac.jp/records/27058
https://ipsj.ixsq.nii.ac.jp/records/2705877f6d8c6-b9c7-4119-bdeb-acaf9f56064d
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM06124011.pdf (876.7 kB)
|
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2006-03-16 | |||||||
| タイトル | ||||||||
| タイトル | パスベース統計的遅延解析における解析パス数と精度に関する考察 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A Study of the Execution Path Number and the Accuracy of Path-Based Statistical Timing Analysis | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 富士通研究所 | ||||||||
| 著者所属 | ||||||||
| 富士通研究所 | ||||||||
| 著者所属 | ||||||||
| 富士通研究所 | ||||||||
| 著者所属 | ||||||||
| 富士通研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| FUJITSU LABORATORIES LTD | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| FUJITSU LABORATORIES LTD | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| FUJITSU LABORATORIES LTD | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| FUJITSU LABORATORIES LTD | ||||||||
| 著者名 |
本間, 克己
澁谷, 利行
新田泉
松岡, 英俊
× 本間, 克己 澁谷, 利行 新田泉 松岡, 英俊
|
|||||||
| 著者名(英) |
Katsumi, HOMMA
Toshiyuki, SHIBUYA
IzumiNITTA
Hidetoshi, MATSUOKA
× Katsumi, HOMMA Toshiyuki, SHIBUYA IzumiNITTA Hidetoshi, MATSUOKA
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 統計的遅延解析（SSTA）は遅延バラツキを確率分布として統計的に扱うことでバラツキを考慮した回路遅延を計算する手法である。従来の静的遅延解析（STA）では最大遅延パスがチップ全体の遅延を決定し、その性能を決めていたが、SSTAでは、遅延分布の統計演算の性質から、最大遅延パス以外のパスもチップ全体の遅延を遅くする効果を持つ。しかし、この効果は、パス遅延分布の平均値が最悪バス分布平均値から離れるにつれ小さくなる。SSTAでは、STAに比べ統計演算を行う分、処理時間がかかる。このため必要最小限のパス解析で精度を保障することが実用的な処理時間を実現するには重要である。本論文ではSSTAにおいて、回路全体の遅延計算を正確に行うための適切な解析パス数を見積る手法を提案する。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Statistical Timing Analysis (SSTA) is a method that calculates circuit delay statistically with process variation, of Static Timing Analysis (STA) uses the latest delay path (worst path) to determine the circuit performance. On the contrary, SSTA has to consider the paths that have smaller delay than the latest, because of natures of statistical operations of delay distributions. The delay impact of a path to the circuit performance depends on the delay difference between the mean of delay distribution of the path and the latest. Since the statistical delay calculation is time-consuming, it is necessary to estimate the effective path number. In this paper, we propose the method that estimates effective path number for executing SSTA accurately. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2006, 号 28(2006-SLDM-124), p. 61-66, 発行日 2006-03-16 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
