統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法

• Item type: SIG Technical Reports(1)
• 公開日: 2007-05-11
• タイトル: 統計的静的遅延解析による指定良品率を達成する最大遅延見積もり手法
• タイトル / 言語: en
• タイトル: A fast maximum delay estimation method for specified yield by statistical static timing analysis
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京工業大学工学部情報工学科
• 著者所属: 東京工業大学大学院理工学研究科集積システム専攻
• 著者所属: 東京工業大学大学院理工学研究科集積システム専攻
• 著者所属(英): en
• 著者所属(英): Department of Computer Sciences, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Communications and Integrated Systems, Tokyo Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Communications and Integrated Systems, Tokyo Institute of Technology
• 著者名: 古屋, 宏基; 小平, 行秀; 高橋, 篤司
• 著者名(英): Hiroki, FURUYA; Yukihide, KOHIRA; Atsushi, TAKAHASHl
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，集積回路の微細化にともない，製造プロセスや回路の運用に伴う素子遅延のバラツキが大きくなっており，最悪の場合を想定した従来のパス遅延解析では，過剰な設計マージンにより所望の性能を持つ回路を設計できなくなっている．そのため，統計的静的遅延解析手法が盛んに研究されているが，従来の解析で用いられている回路遅延の平均と分散の見積もりでは回路遅延を過小に見積もる傾向にあり，必ずしも想定する歩留まりを達成できるとは限らない．本研究では，回路遅延の見積もりに用いるＭＡＸ演算に着目し，従来のＭＡＸ演算では最大遅延が過小に見積もられる条件を示す．また，ＭＡＸ演算を修正することで，回路の歩留まりがより想定に近付く回路の最大遅延見積もり手法を提案する．また，提案手法により得られた最大遅延での良品率は，従来手法よりも想定良品率に近付いていることを，モンテカルロシミュレーションによる実験で示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As VLSI technology advances, the variation of an element delay caused by manufacturing and circuit operation increases. Under such circumstance, it becomes difficult to obtain a high performance circuit by using the conventional worst case delay analysis because the excessive design margin is required. Therefore, Statistical Static Timing Analysis (SSTA) becomes a popular method. However, the circuit delay estimated by using conventional SSTA in which the average and variance of distribution are estimated is often underestimated, and the specified circuit yield often cannot be achieved. In this paper, we focus on MAX-operation used in delay estimation, and show the condition that the conventional MAX-operation underestimates the maximum delay. Then, we propose a maximum delay estimation method for specified yield in which MAX-operation is modified. In experiments, by Monte-Carlo simulation, it is shown that the circuit yield by the maximum delay estimated by the proposed method approaches the specification compared to that by the conventional method.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2007, 号 39(2007-SLDM-130), p. 75-79, 発行日 2007-05-11
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会