RISC-V圧縮命令拡張(C拡張) 対応プロセッサにおける分岐予測精度悪化の原因および解決

• Item type: SIG Technical Reports(1)
• 公開日: 2024-12-09
• タイトル: RISC-V圧縮命令拡張(C拡張) 対応プロセッサにおける分岐予測精度悪化の原因および解決
• タイトル / 言語: en
• タイトル: Analyzing and Resolving the precision drop in Branch Prediction on the RISC-V Processor Supporting Compressed instruction-set extension
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 省電力
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 北陸先端科学技術大学院大学
• 著者所属: 北陸先端科学技術大学院大学
• 著者所属(英): en
• 著者所属(英): Japan Advanced Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Japan Advanced Institute of Science and Technology
• 著者名: 村上, 舜; 井口, 寧
• 著者名(英): Shun, Murakami; Yasushi, Inoguchi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，組み込みやアプリケーション用途のプロセッサ開発において，ロイヤリティフリーで独自拡張への制限のない RISC-V 命令セットアーキテクチャの利用が検討されている．RISC-V は RISC の名の通り基本命令長は 32 bit であるが，頻繁に使用される命令を 16 bit 長で表現し，32 bit 命令長との可変長とする C 拡張（圧縮命令拡張）が定義されている．圧縮命令拡張へ対応することにより，コードサイズが 25 % ∼ 30 % 削減され，組み込み ROM や命令キャッシュへより多くの命令を格納することが可能である．その圧縮命令拡張に対応するプロセッサの分岐予測器において，圧縮命令拡張への対応により分岐予測率が低下することが報告されている．本稿ではその原因を調査・分析を行った．その結果をもとに，回路規模およびクリティカルパスが XOR ゲート 1 つの増加であり，プログラムの C 拡張の有無により分岐予測率が低下しない分岐予測器のインデックス生成法を提案した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In recent years, embedded and application processors have been considering using RISC-V Instruction set architecture, which is royalty-free and does not have extension limitations. The length of RISC-V instruction is 32-bit constant, as the name, RISC. However, the 16-bit length instructions that are frequently used are defined as Compressed Instructions Extension (”C” Extension). The ”C” extension makes RISC-V instructions into variable-length instructions. ”C” extension can store more instructions to the embedded ROM and the instruction cache owing to reducing 20% ∼ 30% of code size. At the branch predictor in the processor supporting C extension, the accuracy drop is reported. In this paper, we analyze and reveal the cause of the accuracy drop. As a result, we proposed an indexing method in the branch predictor whose circuit size and critical path are increased by one XOR gate, and whose branch prediction accuracy does not depend on the ”C” extensions in the program.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2024-HPC-197, 号 26, p. 1-7, 発行日 2024-12-09
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8841
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会