配線長がランダムなMUXチェーンによる10psオーダの二段階遅延測定法

• Item type: SIG Technical Reports(1)
• 公開日: 2024-11-05
• タイトル: 配線長がランダムなMUXチェーンによる10psオーダの二段階遅延測定法
• タイトル / 言語: en
• タイトル: A 10ps-Order Two-Stage Delay Measurement Using MUX Chain With Random-Length Wires
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 福岡大学
• 著者所属: 福岡大学
• 著者所属: 九州工業大学
• 著者所属: 群馬大学
• 著者所属(英): en
• 著者所属(英): Fukuoka University
• 著者所属(英): en
• 著者所属(英): Fukuoka University
• 著者所属(英): en
• 著者所属(英): Kyushu Institute of Technology
• 著者所属(英): en
• 著者所属(英): Gunma University
• 著者名: 加藤, 健太郎; 名倉, 徹; 温, 暁青; 小林, 春夫
• 著者名(英): Kentaroh, Katoh; Toru, Nakura; Xiaoqing, Wen; Haruo, Kobayashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本論文では配線長がランダムな MUX チェーンによる 10ps オーダの二段階遅延測定法を提案する．提案法で用いる位相可変 PLL は，通常の 100ps オーダの低分解能な位相可変 PLL に配線長がランダムな MUX チェーンが直列に接続されている．1 段階目測定では，位相可変 PLL による粗粒度位相シフトを用いた 100ps オーダの測定を行う．2 段階目測定では，MUX チェーンによる細粒度遅延シフトを用いた 10ps オーダの測定を行う．提案法の分解能は PLL の位相分解能に依存しない．従って PVT ばらつきや経年劣化に起因するオンラインのタイミング故障の予測や，故障メカニズムの解析を低コストかつ高精度に行うことができる．AMD Artix-7 FPGA を用いた実験において 10.1ps の測定分解能を実現できる事を確認した．これは従来法の 9.7% の分解能である．また DNL と INL の絶対値はどちらも 0.005LSB 以下である．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a 10ps-order two-stage delay measurement using MUX chain with random-length wires. The phasevariable PLL of the proposed method consists of the conventional 100ps-order low-resolution phase-variable PLL and the cascaded MUX chain with random-length wires. In the first stage, we perform the 100ps-order coarse delay measurement with the coarse phase shift with the phase-variable phase locked loop (PLL) clock. In the second stage, we perform the 10ps-order delay measurement with the fine delay shift with the MUX chain. The resolution does not depend on the resolution of PLL. Therefore, the proposed method realizes high performance and low cost online prediction of timing failures due to process, voltage, and temperature (PVT) variations and aging, and precise online analysis of failure mechanisms. The experimental results with Artix-7 FPGA of Advanced Micro Devices (AMD) show that the measurement resolution is 10.1 ps. It is 9.7% of the resolution of the conventional methods. The absolute values of DNL and INL are less than 0.005 LSB.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2024-SLDM-207, 号 42, p. 1-7, 発行日 2024-11-05
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会