ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 研究報告
  2. システム・アーキテクチャ(ARC)
  3. 2024
  4. 2024-ARC-258

FPGAクラスタを用いたTMR/DMR可変ソフトエラー対策冗長化システム

https://ipsj.ixsq.nii.ac.jp/records/237626
https://ipsj.ixsq.nii.ac.jp/records/237626
5a253367-1d7f-42e8-93fe-eab9b42972c6
名前 / ファイル ライセンス アクション
IPSJ-ARC24258032.pdf IPSJ-ARC24258032.pdf (1.9 MB)
Copyright (c) 2024 by the Institute of Electronics, Information and Communication Engineers This SIG report is only available to those in membership of the SIG.
ARC:会員:¥0, DLIB:会員:¥0
Item type SIG Technical Reports(1)
公開日 2024-08-01
タイトル
タイトル FPGAクラスタを用いたTMR/DMR可変ソフトエラー対策冗長化システム
タイトル
言語 en
タイトル TMR/DMR adaptive soft-error tolerant redundant system using FPGA cluster
言語
言語 jpn
キーワード
主題Scheme Other
主題 マルチFPGAシステム
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_18gh
資源タイプ technical report
著者所属
千葉大学大学院融合理工学府数学情報科学専攻情報科学コース
著者所属
千葉大学大学院工学研究院
著者所属(英)
en
Graduate School of Science and Engineering, Chiba University
著者所属(英)
en
Graduate School of Engineering, Chiba University
著者名 大村, 抱夢

× 大村, 抱夢

大村, 抱夢

Search repository
難波, 一輝

× 難波, 一輝

難波, 一輝

Search repository
著者名(英) Homu, Omura

× Homu, Omura

en Homu, Omura

Search repository
Kazureru, Namba

× Kazureru, Namba

en Kazureru, Namba

Search repository
論文抄録
内容記述タイプ Other
内容記述 近年,半導体デバイスの微細化,動作電圧の低下により,ソフトエラーの発生率が増加している.また,製造後に設計者が回路の構成をプログラムできるFPGA は,その柔軟性や消費電力性能の高さから様々な場所で利用されている.本研究では FPGA クラスタにおいて,TMR とDMR を状況に応じて切り替えることで,エラー訂正が可能であり,より効率的にデバイスを利用することができる冗長化システムを提案する.また,高位合成を用いて回路を設計し,FPGA クラスタ上に提案手法の一部を実装した.実際に動作を確認した結果,DMR から TMR への移行とエラーの訂正までを正しく実装することができていた.
論文抄録(英)
内容記述タイプ Other
内容記述 In recent years, the probability of soft error occurrence has increased due to the miniaturization of semiconductor devices and reduced operating voltages. FPGAs enable designers to program circuit configurations after manufacturing and have flexibility and high power consumption performance. Thus, FPGAs are used for various purposes. This study has presented a redundant FPGA cluster system with error correction capability and archives more efficient use of devices by switching between TMR and DMR according to the situation. We implemented a high-level synthesized circuit and applied the proposed method to an FPGA cluster. This experimentation with the implemented system verified that the reconfiguration from DMR to TMR in the proposed system worked correctly.
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN10096105
書誌情報 研究報告システム・アーキテクチャ(ARC)

巻 2024-ARC-258, 号 32, p. 1-5, 発行日 2024-08-01
ISSN
収録物識別子タイプ ISSN
収録物識別子 2188-8574
Notice
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 08:49:16.873297
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3