光再構成型ゲートアレイVLSIにおけるスイッチングマトリクスを利用したクロック分配法

• Item type: SIG Technical Reports(1)
• 公開日: 2024-08-01
• タイトル: 光再構成型ゲートアレイVLSIにおけるスイッチングマトリクスを利用したクロック分配法
• タイトル / 言語: en
• タイトル: Clock distribution method exploiting switching matrices on an optically reconfigurable gate array VLSI
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ハードウェア設計・デバイス技術
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 岡山大学工学部情報・電気・数理データサイエンス系情報工学コース
• 著者所属: 岡山大学工学部情報・電気・数理データサイエンス系情報工学コース
• 著者所属: 岡山大学工学部情報・電気・数理データサイエンス系情報工学コース
• 著者所属(英): en
• 著者所属(英): Information Technology Track, Information Technology, Electrical Engineering, and Mathematical and Data Sciences Program, Faculty of Engineering, Okayama University
• 著者所属(英): en
• 著者所属(英): Information Technology Track, Information Technology, Electrical Engineering, and Mathematical and Data Sciences Program, Faculty of Engineering, Okayama University
• 著者所属(英): en
• 著者所属(英): Information Technology Track, Information Technology, Electrical Engineering, and Mathematical and Data Sciences Program, Faculty of Engineering, Okayama University
• 著者名: 小倉, 歩武; 渡邊, 実; 渡邊, 誠也
• 著者名(英): Ayumu, Ogura; Minoru, Watanabe; Nobuya, Watanabe
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 大規模集積回路（VLSI）は放射線に脆弱であり，宇宙空間や原子力発電所などの強放射線環境下において常に放射線によるダメージを受ける．そこで我々は光並列構成法を用いることで放射線耐性を高めた光再構成型ゲートアレイを研究開発している．光再構成型ゲートアレイでは光並列再構成法を用いることで構成回路の放射線耐性を高めているが，構成後のゲートアレイの機能はこれまでの FPGA と同じであり，クロック分配を行うクロック・ツリーが放射線に対して脆弱であるという問題点があった．そこで，我々はクロック分配をより強力に冗長化するために，スイッチングマトリクス経由による新しいクロック分配法を提案する．同時に，クロックスキューの問題を解決するために光再構成型ゲートアレイ VLSI に 2 相クロック信号で動作するフリップフロップを導入した．本稿では，スイッチングマトリクスを利用したクロック分配を可能にする光再構成型ゲートアレイ VLSI の詳細と，新しいクロック分配法を適用した 4 ビットカウンタ回路の実装例について報告する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Very large-scale Integrations (VLSIs) are vulnerable to radiation. VLSIs located in high radiation environments such as space environment and nuclear power plants are constantly damaged by radiation. Therefore, we have been developing radiation-hardened optically reconfigurable gate arrays. Although the configuration circuit on the radiation-hardened optically reconfigurable gate arrays is strong for radiation by introducing optical parallel configuration architecture, the structure of the programmable gate array is same as that of FPGAs. Clock distribution was a weak point. If the root of a clock tree is broken by radiation, the gate array cannot work. Therefore, we propose a new clock distribution method through switching matrices using two-phase clock flip-flops. This paper presents a new optically reconfigurable gate array VLSI with two-phase clock flip-flops and the clock distribution demonstration results for a 4-bit counter circuit implemented onto the optically reconfigurable gate array VLSI.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2024-ARC-258, 号 9, p. 1-9, 発行日 2024-08-01
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会