スレッドレベル制御投機を支援するハードウェア・ソフトウェア機構

• Item type: SIG Technical Reports(1)
• 公開日: 2002-08-22
• タイトル: スレッドレベル制御投機を支援するハードウェア・ソフトウェア機構
• タイトル / 言語: en
• タイトル: A Hardware/Software Approach for Thread Level Control Speculation
• 言語: eng
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者名: ルォンディンフォン; 三浦, 栄之; 岩間, 智女; 田代, 大輔; パルリニコデムス; 坂井, 修一; 田中, 英彦
• 著者名(英): Luong, DinhHung; Hideyuki, Miura; Chitaka, Iwama; Daisuke, Tashiro; Niko, DemusBarli; Shuichi, Sakai; Hidehiko, Tanaka
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: スレッド投機実行は順次プログラムを高速に実行できる手法して研究されてきた。本稿では、ハードウェアとソフトウェアの両面を組み合わせ、スレッド投機実行におけるスレッドレベル制御投機の改善手法を提案した。制御フローの解析情報を挿入する事により、実行時に制御投機をより早いタイミングで検証できると同時にスレッド予測機の負担を減らす。その結果、予測ミスの時のペナルティ軽減および予測精度向上が得られた。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Speculative multithreading is a promising approach that exploits thread level parallelism from sequential programs. This paper focuses on thread level control speculation for a speculative multithreading architecture, and proposes a hardware/software techniques that improves its performance. Our approach is to use static analysis of control flow to validate dynamic prediction at an earlier stage, and also to reduce task of the dynamic thread predictor. We show that this approach reduces prediction miss penalty and, at the same time, improves the thread prediction accuracy.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 2002, 号 81(2002-ARC-149), p. 67-72, 発行日 2002-08-22
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会