Item type |
Symposium(1) |
公開日 |
2023-10-23 |
タイトル |
|
|
タイトル |
複数線形層を用いた Midori 型低遅延ブロック暗号の設計 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Design of Midori-type Structures with Multiple Linear Layers |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
軽量ブロック暗号,SATソルバー, 差分解析 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_5794 |
|
資源タイプ |
conference paper |
著者所属 |
|
|
|
兵庫県立大学 |
著者所属 |
|
|
|
兵庫県立大学 |
著者所属 |
|
|
|
兵庫県立大学 |
著者所属 |
|
|
|
兵庫県立大学 |
著者所属 |
|
|
|
兵庫県立大学 |
著者所属(英) |
|
|
|
en |
|
|
University of Hyogo |
著者所属(英) |
|
|
|
en |
|
|
University of Hyogo |
著者所属(英) |
|
|
|
en |
|
|
University of Hyogo |
著者所属(英) |
|
|
|
en |
|
|
University of Hyogo |
著者所属(英) |
|
|
|
en |
|
|
University of Hyogo |
著者名 |
中田, 和磨
石川, 達也
高, 和真
阪本, 光星
五十部, 孝典
|
著者名(英) |
Kazuma, Nakata
Tatsuya, Ishikawa
Kazuma, Taka
Kosei, Sakamoto
Takanori, Isobe
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
ブロック暗号Midoriは,SPN構造を持つ低電力かつ低遅延ブロック暗号である.Midoriの線形層はバイナリ行列と1種類のセル置換から構成されており,そのセル置換はActive S-box評価の観点で最適な置換であることがFSE2019で示された.本研究では,ラウンドによって異なる複数のセル置換を用いることにより,Active S-box評価の観点でMidoriよりも良い性質を持つことを明らかにする.具体的には,3種類と4種類の置換を適切に組み合わせることで,差分攻撃に対してMidoriよりも少ないラウンドで安全性を保証可能な構成を示す.低遅延実装においては,全てのラウンドを実装するunroll実装が一般的であり,本研究の複数のセル置換の利用は遅延や回路規模に関しての実装上のオーバーヘッドはない. |
論文抄録(英) |
|
|
内容記述タイプ |
Other |
|
内容記述 |
The block cipher Midori is an SPN-based lightweight block cipher for the low-energy and low-latency applications. The linear layer of Midori is composed of a binary matrix and a single type of a cell permutation that is optimal in terms of the active S-box-based evaluation shown at FSE 2019. In this study, we explore a better class of cell permutations than one used in Midori in terms of the active S-box-based evaluation. To this end, we employ multiple cell permutations depending on rounds while Midori employs a single permutation. As a result, we present a better class of the linear layer with three and four different permutations than one in Midori. In the context of low-latency implementation, such as unroll implementation, using different permutations does not have any impact on the resulting delay and circuit area, that is, it can be realized without overhead. |
書誌情報 |
コンピュータセキュリティシンポジウム2023論文集
p. 471-478,
発行日 2023-10-23
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |