ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング
To
lat lon distance
To

Field does not validate



インデックスリンク

インデックスツリー

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. シンポジウム
  2. シンポジウムシリーズ
  3. DAシンポジウム
  4. 2023

ダブルビア制約付きコモンセントロイド配置におけるペア対称配線手法

https://ipsj.ixsq.nii.ac.jp/records/227398
https://ipsj.ixsq.nii.ac.jp/records/227398
eb088295-eefd-41ee-8ba1-e56e21fb22db
名前 / ファイル ライセンス アクション
IPSJ-DAS2023033.pdf IPSJ-DAS2023033.pdf (2.3 MB)
 2025年8月23日からダウンロード可能です。
Copyright (c) 2023 by the Information Processing Society of Japan
非会員:¥660, IPSJ:学会員:¥330, SLDM:会員:¥0, DLIB:会員:¥0
Item type Symposium(1)
公開日 2023-08-23
タイトル
タイトル ダブルビア制約付きコモンセントロイド配置におけるペア対称配線手法
タイトル
言語 en
タイトル Pair Symmetrical Routing in Common Centroid Placement with Double Via Constraints
言語
言語 jpn
キーワード
主題Scheme Other
主題 アナログ回路設計,ポスター
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_5794
資源タイプ conference paper
著者所属
東京工業大学
著者所属
東京工業大学
著者所属
東京工業大学
著者所属
(株)ジーダット
著者所属
(株)ジーダット
著者所属
(株)ジーダット
著者所属(英)
en
Tokyo Institute of Technology
著者所属(英)
en
Tokyo Institute of Technology
著者所属(英)
en
Tokyo Institute of Technology
著者所属(英)
en
JEDAT
著者所属(英)
en
JEDAT
著者所属(英)
en
JEDAT
著者名 徐, 紫昂

× 徐, 紫昂

徐, 紫昂

Search repository
田湯, 智

× 田湯, 智

田湯, 智

Search repository
高橋, 篤司

× 高橋, 篤司

高橋, 篤司

Search repository
モロンゴ, マチュー

× モロンゴ, マチュー

モロンゴ, マチュー

Search repository
南, 誠

× 南, 誠

南, 誠

Search repository
西岡, 克也

× 西岡, 克也

西岡, 克也

Search repository
著者名(英) Zuan, Jo

× Zuan, Jo

en Zuan, Jo

Search repository
Satoshi, Tayu

× Satoshi, Tayu

en Satoshi, Tayu

Search repository
Atsushi, Takahasi

× Atsushi, Takahasi

en Atsushi, Takahasi

Search repository
Mathieu, Molong

× Mathieu, Molong

en Mathieu, Molong

Search repository
Makoto, Minami

× Makoto, Minami

en Makoto, Minami

Search repository
Katsuya, Nishioka

× Katsuya, Nishioka

en Katsuya, Nishioka

Search repository
論文抄録
内容記述タイプ Other
内容記述 アナログ集積回路では,素子特性の相対精度を頼りとした設計が一般に行われる.本研究は,コモンセントロイド配置されているトランジスタを対象に,対称的な配線を生成する手法の実現を目的とする.2 層ペア対称配線において,ネット数に対して利用できる縦トラックの割合が少ない場合には,隣接端子の配線が縦トラックを共有する必要がある.我々は配線テンプレートを利用して,ペア対称配線を効率よく生成する配線手法を提案したが,配線の層間接続にはシングルビアを用いていた.本稿では,配線の信頼性を向上させるために,層間接続にダブルビアを用いる場合に用いることができるペア対称配線手法を提案する.
論文抄録(英)
内容記述タイプ Other
内容記述 In analog integrated circuits, designs generally rely on the relative accuracy of device characteristics. The objective of this study is to realize a method to generate symmetric interconnections for transistors in a common centroid arrangement. 2-layer pair symmetric interconnections require adjacent terminal interconnections to share vertical tracks when the ratio of available vertical tracks to the number of nets is small. We have proposed a routing method that uses a routing template to avoid constraint violations, but single vias are used for interlayer connections. In this paper, we propose an interconnect method that uses double vias for interlayer connections to improve interconnect reliability.
書誌情報 DAシンポジウム2023論文集

巻 2023, p. 207-212, 発行日 2023-08-23
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-19 12:11:11.572752
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3