WEKO3
アイテム
Double-Split-output Latchを用いたSemi-Static TSPC DFFのLSI試作と評価
https://ipsj.ixsq.nii.ac.jp/records/227367
https://ipsj.ixsq.nii.ac.jp/records/2273674ebe8e50-176b-480d-bbb4-79a6bfc2d88a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-DAS2023002.pdf (1.4 MB)
|
Copyright (c) 2023 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Symposium(1) | |||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2023-08-23 | |||||||||||
| タイトル | ||||||||||||
| タイトル | Double-Split-output Latchを用いたSemi-Static TSPC DFFのLSI試作と評価 | |||||||||||
| 言語 | ||||||||||||
| 言語 | jpn | |||||||||||
| キーワード | ||||||||||||
| 主題Scheme | Other | |||||||||||
| 主題 | 回路設計 | |||||||||||
| 資源タイプ | ||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||||
| 資源タイプ | conference paper | |||||||||||
| 著者所属 | ||||||||||||
| 愛知県立大学大学院 | ||||||||||||
| 著者所属 | ||||||||||||
| 愛知県立大学大学院 | ||||||||||||
| 著者所属 | ||||||||||||
| 愛知県立大学大学院 | ||||||||||||
| 著者所属(英) | ||||||||||||
| en | ||||||||||||
| Graduate School of Information Science and Technology, Aichi Prefectural University | ||||||||||||
| 著者所属(英) | ||||||||||||
| en | ||||||||||||
| Graduate School of Information Science and Technology, Aichi Prefectural University | ||||||||||||
| 著者所属(英) | ||||||||||||
| en | ||||||||||||
| Graduate School of Information Science and Technology, Aichi Prefectural University | ||||||||||||
| 著者名 |
柏森, 風介
× 柏森, 風介
× 坂, 一哲
× 佐々木, 敬泰
|
|||||||||||
| 論文抄録 | ||||||||||||
| 内容記述タイプ | Other | |||||||||||
| 内容記述 | DFF はスタンダードセル部における専有面積，消費電力が大きく，その高性能化はチップ全体の性能に大きく貢献する．そこで高性能低消費電力 DFF 回路として高性能セミスタティック TSPC (High-Performance Semi-Static TSPC : HSTSPC) DFF が提案されている．HSTSPC DFF はクロックの片相のみを利用する TSPC 回路および，マスターかスレーブのどちらかのみがダイナミック回路で構成されるセミスタティック回路によって低消費電力を実現している．しかしながら，HSTSPC DFF には NMOS と PMOS のトランジスタ数が一致しておらず集積度を落とさずにレイアウトをすることが困難である，マスターラッチからの書き込みを高速に行うことができないといった問題点がある．そこで，これらの問題を解決するためにDouble Split-output Semi-static TSPC (DSSTSPC) DFF が提案されている．この DFF は Split-output Latch という構造を並列に用いることで，トランジスタ数を均一化し，さらにマスターラッチからの出力と反転出力を高速に書き込みすることができるという特徴を持つ．しかしながら，DSSTSPC DFF はこれまでシミュレーション評価しか行われておらず，実 LSI による評価がされていないという問題点があった．そこで，本研究では IoT や 組み込み機器での利用を想定して Phenitec 0.6μm CMOS プロセスを用いて実際に LSI 試作を行い，試作した LSI を用いて評価を行った．その結果，広く用いられている Modified C2MOS DFF と比較して，提案手法は消費電力を 60% 程度削減可能であることがわかった． | |||||||||||
| 書誌情報 |
DAシンポジウム2023論文集 巻 2023, p. 2-7, 発行日 2023-08-23 |
|||||||||||
| 出版者 | ||||||||||||
| 言語 | ja | |||||||||||
| 出版者 | 情報処理学会 | |||||||||||
