WEKO3
アイテム
FPGAによる超低電力布線論理型AIプロセッサ
https://ipsj.ixsq.nii.ac.jp/records/219203
https://ipsj.ixsq.nii.ac.jp/records/219203213f05b5-b4b4-4a7c-a3b0-ff556604c73c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2022 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | Symposium(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2022-08-24 | |||||||
タイトル | ||||||||
タイトル | FPGAによる超低電力布線論理型AIプロセッサ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Low-Power Wired-Logic AI Processor Implemented in FPGA | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 特別セッション:リコンフィギャラブルシステム研究セッション | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
資源タイプ | conference paper | |||||||
著者所属 | ||||||||
東京大学大学院工学系研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Engineering, The University of Tokyo | ||||||||
著者名 |
小菅, 敦丈
× 小菅, 敦丈
|
|||||||
著者名(英) |
Atsutake, Kosuge
× Atsutake, Kosuge
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Society5.0 実現のためには実空間で超低電力に動作する情報処理システムが必要不可欠である.従来情報処理システムの中核を担っていたノイマン型プロセッサの課題は,高い電力を消費するメモリアクセスであった.メモリアクセスを排し低電力 AI プロセッサを実現するため,人間の脳と同じように,データが演算素子間をダイレクトに流れ情報処理されるプロセッサ,布線論理型 AI プロセッサを開発している.布線論理方式の課題であったプログラマビリティは FPGA により解決されつつある.残る課題である面積効率を解決するため,新規 AI アルゴリズムと回路の協調設計による省面積実装技術を開発した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In order to realize Society5.0, it is essential to realize an ultra-low power information processing system that can operate in real space. The problem with Neumann-type processors such as CPU and GPU, which are the main processing part in conventional information systems, is power-hungry memory accesses. To eliminate memory access and realize a low-power AI processor, we are developing a wired-logic AI processor, in which data flows directly between processing elements, just as in the human brain. FPGAs have solved the programmability problem of the wired-logic logic method. To solve the remaining problem of area efficiency, we have developed an area-saving implementation technique by co-designing new AI algorithms and circuits. | |||||||
書誌情報 |
DAシンポジウム2022論文集 巻 2022, p. 174-179, 発行日 2022-08-24 |
|||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |