65nmプロセスにおける多重化によらないソフトエラー耐性向上手法の提案及び実測評価

• Item type: Symposium(1)
• 公開日: 2022-08-24
• タイトル: 65nmプロセスにおける多重化によらないソフトエラー耐性向上手法の提案及び実測評価
• タイトル / 言語: en
• タイトル: Proposal and Evaluation of Soft Error Tolerance Improvement Method without Multiplexing in 65 nm Process
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 信頼性
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属: 京都工芸繊維大学電子システム工学専攻
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者所属(英): en
• 著者所属(英): Department of Electronics, Kyoto Institute of Technology
• 著者名: 杉谷, 昇太郎; 中島, 隆一; 古田, 潤; 小林, 和淑
• 著者名(英): Shotaro, Sugitani; Ryuichi, Nakajima; Jun, Furuta; Kazutoshi, Kobayashi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 集積回路の微細化に伴い，信頼性の低下が問題となっている．信頼性低下の一因として放射線起因の一時故障であるソフトエラーが挙げられる．ソフトエラーは自動運転技術や医療機器といった人命に関わる機器においては致命的となるため対策が必要である．回路レベルのソフトエラー対策としてのラッチの多重化は基本性能のオーバーヘッドが大きいため，性能とソフトエラー耐性のバランスを考慮した対策が必要である．本稿では，回路シミュレーションにより求められる各ノードの NMOS における臨界電荷量 Qcrit に着目し，脆弱箇所における Qcrit の増加を目的とした 3 種類の回路を提案する．提案したフリップフロップについて回路シミュレーションを用いた性能評価と，65nm バルクプロセスにより試作したチップを用いた α 線照射によるソフトエラー耐性評価を行った．α 線照射結果より，提案したフリップフロップのエラー発生率は PLTGFF 及び PLTGFF2F で 50% 程度，FBTIFF で 90% 程度減少しており，それぞれソフトエラー耐性が向上していることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: With the miniaturization of integrated circuits, degradation of reliability has become a critical issue. One of the causes of reliability degradation is the soft error, which is a temporary failure caused by a radiation strike. Soft errors are fatal errors to equipment related to human lives such as autonomous driving technology and medical devices. One of the countermeasures at the circuit level is the multiplication latch. However, the overhead of the circuit performance becomes large. Therefore, it is necessary to consider the balance between soft error tolerance and the circuit performance. In this paper, we focus on the critical charge (Qcrit) of NMOS at each node obtained by circuit simulations and propose three types of circuits to increase Qcrit at vulnerable nodes. We evaluated the performance of the proposed flip-flops using circuits simulations, and soft error tolerance of fabricated chips in a 65 nm bulk process by α irradiation. The α-ray irradiation results show that the error rates of the proposed flip-flops are reduced by 50% for PLTGFF and PLTGFF2F, and by 90% for FBTIFF.
• 書誌情報: DAシンポジウム2022論文集; 巻 2022, p. 8-13, 発行日 2022-08-24
• 出版者 / 言語: ja
• 出版者: 情報処理学会