| Item type |
SIG Technical Reports(1) |
| 公開日 |
2022-07-20 |
| タイトル |
|
|
タイトル |
外部メモリアクセス抑制による高効率疎行列積アクセラレータの研究 |
| 言語 |
|
|
言語 |
jpn |
| キーワード |
|
|
主題Scheme |
Other |
|
主題 |
アクセラレータ |
| 資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_18gh |
|
資源タイプ |
technical report |
| 著者所属 |
|
|
|
東京工業大学 |
| 著者所属 |
|
|
|
北海道大学 |
| 著者所属 |
|
|
|
東京工業大学 |
| 著者所属 |
|
|
|
東京工業大学 |
| 著者所属 |
|
|
|
東京工業大学 |
| 著者所属 |
|
|
|
東京工業大学 |
| 著者名 |
永原, 雄大
安藤, 洸太
川村, 一志
劉, 載勲
本村, 真人
ThiemVan, Chu
|
| 論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
疎行列疎行列積は工学や自然科学などの分野において重要な計算処理である.しかし,データの時間的・空間的局所性が低いことなどが原因で外部メモリアクセスが発生しやすいため,汎用の CPU や GPU にとっては苦手な処理であると知られている.本研究では外部メモリアクセス数を削減するための処理フロー及びデータフェッチ機構を検討し,疎行列疎行列積のための領域特化型アクセラレータを提案する. このアクセラレータの機能レベルシミュレーションを行ったところ,最先端の疎行列積アクセラレータ SpArch と比較してよりコンパクトな実装にも関わらず,処理の途中で発生する外部メモリアクセス数を平均で 10% 程度減らせるという結果が得られた. |
| 書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN10096105 |
| 書誌情報 |
研究報告システム・アーキテクチャ(ARC)
巻 2022-ARC-249,
号 14,
p. 1-6,
発行日 2022-07-20
|
| ISSN |
|
|
収録物識別子タイプ |
ISSN |
|
収録物識別子 |
2188-8574 |
| Notice |
|
|
|
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. |
| 出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |