WEKO3
-
RootNode
アイテム
小規模回路で実現する高速多倍長乗算方式のシミュレーション
https://ipsj.ixsq.nii.ac.jp/records/204523
https://ipsj.ixsq.nii.ac.jp/records/204523bf963121-427f-494d-bf61-5bb3e8688f1d
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2020 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
公開日 | 2020-05-02 | |||||||||||
タイトル | ||||||||||||
タイトル | 小規模回路で実現する高速多倍長乗算方式のシミュレーション | |||||||||||
タイトル | ||||||||||||
言語 | en | |||||||||||
タイトル | Simulation of Fast Multiple-Precision Multiplication Method Implemented on Small Circuits | |||||||||||
言語 | ||||||||||||
言語 | jpn | |||||||||||
キーワード | ||||||||||||
主題Scheme | Other | |||||||||||
主題 | ショートトーク | |||||||||||
資源タイプ | ||||||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||||||
資源タイプ | technical report | |||||||||||
著者所属 | ||||||||||||
中央大学理工学研究科博士課程前期課程情報工学専攻 | ||||||||||||
著者所属 | ||||||||||||
中央大学理工学研究科博士課程後期課程電気・情報系専攻 | ||||||||||||
著者所属 | ||||||||||||
中央大学理工学部情報工学科 | ||||||||||||
著者所属(英) | ||||||||||||
en | ||||||||||||
Information and System Engineering, Graduate School of Faculty of Science and Engineering, Chuo University | ||||||||||||
著者所属(英) | ||||||||||||
en | ||||||||||||
Electrical Engineering and Information System Course, Graduate School of Faculty of Science and Engineering, Chuo University | ||||||||||||
著者所属(英) | ||||||||||||
en | ||||||||||||
Department of Information and System Engineering, Faculty of Science and Engineering, Chuo University | ||||||||||||
著者名 |
久田, 大貴
× 久田, 大貴
× リン, ジンズゥ
× 鈴木, 寿
|
|||||||||||
論文抄録 | ||||||||||||
内容記述タイプ | Other | |||||||||||
内容記述 | べき乗剰余演算のハードウェア実装においては,モンゴメリ乗算でもブースの乗算でも多倍長整数の加算における桁上がりの伝播が遅延を生じさせ,高速化のボトルネックとなる.桁上がり伝播による遅延を回避する桁上がり先読み加算器や桁上げ保存加算器が知られているものの,長大な多倍長演算の回路規模は相応に大きい.あらゆる入力に対する演算結果が一定時間内に確定する設計思想に拘らなければ,扱う数値が十分にランダムであり加算の際の桁上がりの伝播長の平均が短い場合においては,ある桁で桁上がりが生じたときそれより下位桁からの桁上がりがその桁を越えて伝播しないという性質に基づき,桁上がりの伝播を確率的に処理することにより多倍長整数の高速な演算を小規模回路上で実現する方式が提案されている.この方式に基づく多倍長乗算器をプログラマブル・ロジック・デバイス上で実現するに際し,シミュレーションを行った旨について報告する. | |||||||||||
論文抄録(英) | ||||||||||||
内容記述タイプ | Other | |||||||||||
内容記述 | As for hardware implementation of modular exponentiation arithmetic, even if in the case of Montgomery modular multiplication or Booth's multiplication algorithm, carry propagation delay multiple-precision integer is the bottleneck of acceleration. To avoid carry propagation delay, it is effective for carry lookahead adder, carry save adder and so on, but these are very large scale circuits in large size multiple-precision arithmetic. Unless the design philosophy to determine the result within fixed-time for every input while values are enough random and average of carry propagation length on addition is short, based on the property that when a carry occurs at a certain digit the carry from the lower digit does not propagate beyond that digit, a method has been proposed which realizes fast arithmetic of multiple-precision integer with a small-scale circuit by processing carry propagation at random. To report the simulation result of implementing multiple-precision multiplier based on this method using a programmable logic device. | |||||||||||
書誌レコードID | ||||||||||||
収録物識別子タイプ | NCID | |||||||||||
収録物識別子 | AN1009593X | |||||||||||
書誌情報 |
研究報告アルゴリズム(AL) 巻 2020-AL-178, 号 3, p. 1-4, 発行日 2020-05-02 |
|||||||||||
ISSN | ||||||||||||
収録物識別子タイプ | ISSN | |||||||||||
収録物識別子 | 2188-8566 | |||||||||||
Notice | ||||||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||||||
出版者 | ||||||||||||
言語 | ja | |||||||||||
出版者 | 情報処理学会 |