Item type |
Magazine(1) |
公開日 |
2020-05-15 |
タイトル |
|
|
タイトル |
ハードウェアセキュリティの最新動向:2.ハードウェアを用いた暗号処理の高速化 |
タイトル |
|
|
言語 |
en |
|
タイトル |
Latest Trends in on Hardware Security : 2. Hardware Acceleration of Cryptographic Processing |
言語 |
|
|
言語 |
jpn |
キーワード |
|
|
主題Scheme |
Other |
|
主題 |
特集 |
資源タイプ |
|
|
資源タイプ識別子 |
http://purl.org/coar/resource_type/c_6501 |
|
資源タイプ |
article |
著者所属 |
|
|
|
横浜国立大学 |
著者所属 |
|
|
|
横浜国立大学 |
著者所属(英) |
|
|
|
en |
|
|
Yokohama National Univ. |
著者所属(英) |
|
|
|
en |
|
|
Yokohama National Univ. |
著者名 |
坂本, 純一
吉田, 直樹
|
著者名(英) |
SAKAMOTO, Junichi
YOSHIDA, Naoki
|
論文抄録 |
|
|
内容記述タイプ |
Other |
|
内容記述 |
すべての“モノ”がインターネットに接続されるIoT(Internet of Things)時代には,膨大な数のユーザそれぞれのニーズに合わせた“機能”を持った暗号技術が求められている.このような暗号技術は複雑な数学的操作の上で構築されているため,その操作の実行速度が実用化に向けた課題である.本稿では高機能暗号の実用化に不可欠なペアリングと呼ばれる操作をハードウェア上に実装することによる高速化手法を解説する.多くのペアリング演算は有限体演算で構成されているため,剰余加算器や剰余乗算器の高速実装が求められる.拡大体演算用の多項式演算器実装や,重要な剰余乗算アルゴリズムについて特に高速なものを解説する. |
書誌レコードID |
|
|
収録物識別子タイプ |
NCID |
|
収録物識別子 |
AN00116625 |
書誌情報 |
情報処理
巻 61,
号 6,
p. 564-567,
発行日 2020-05-15
|
出版者 |
|
|
言語 |
ja |
|
出版者 |
情報処理学会 |