WEKO3
アイテム
半導体サプライチェーンとハードウェアセキュリティ ～サイバー・フィジカルシステムのセキュリティを支える基盤技術～：4．暗号IPの形式検証 -半導体第三者設計IPによる不正機能混入排除のために-
https://doi.org/10.20729/0002010971
https://doi.org/10.20729/000201097160426c98-a29c-4553-a513-b53dcdcc28c6
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-O-MGN670904.pdf (1.8 MB)
2028年8月15日からダウンロード可能です。
|
Copyright (c) 2026 by the Information Processing Society of Japan
|
|
| 非会員：¥660, IPSJ:学会員：¥0, DLIB:会員：¥0 | ||
| Item type | Magazine_02(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2026-08-15 | |||||||
| タイトル | ||||||||
| 言語 | ja | |||||||
| タイトル | 半導体サプライチェーンとハードウェアセキュリティ ～サイバー・フィジカルシステムのセキュリティを支える基盤技術～：4．暗号IPの形式検証 -半導体第三者設計IPによる不正機能混入排除のために- | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Semiconductor Supply Chain and Hardware Security : Fundamental Technologies toward Secure Cyber-Physical Systems : Formal Verification of Cryptographic IP - To Eliminate Adding of Malicious Functions in Third-Party Semiconductor Design IP - | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 特集 | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | article | |||||||
| ID登録 | ||||||||
| ID登録 | 10.20729/0002010971 | |||||||
| ID登録タイプ | JaLC | |||||||
| 著者所属 | ||||||||
| （株）SCU | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| SCU Co., Ltd. | ||||||||
| 著者名 |
植村,泰佳
× 植村,泰佳
|
|||||||
| 著者名(英) |
Yasuyoshi, UEMURA
× Yasuyoshi, UEMURA
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 半導体回路は，従来単独の設計者の責任で開発が行われてきた．が，近年第三者の設計情報（IP）を購入し，回路設計の一部にそのまま活用する方式がとられるようになってきた．本稿では，このような設計IP，なかでも暗号機能を司るIPについて，半導体設計者の意図に反する不正な機能（回路）が混入されていないことを検証するための形式手法（Formal method）によるアプローチを示す． | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN00116625 | |||||||
| 書誌情報 |
情報処理 巻 67, 号 9, p. e21-e27, 発行日 2026-08-15 |
|||||||
| 公開者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
