可変パイプラインを用いた低消費エネルギープロセッサの設計と評価

• Item type: Trans(1)
• 公開日: 2006-05-15
• タイトル: 可変パイプラインを用いた低消費エネルギープロセッサの設計と評価
• タイトル / 言語: en
• タイトル: A Design and Evaluation of Low Energy Processor by Variable Stages Pipeline Technique
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: プロセッサ・アーキテクチャ
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: 広島市立大学大学院情報科学研究科
• 著者所属: 三重大学工学部
• 著者所属: 広島市立大学情報科学部
• 著者所属: 広島市立大学情報科学部
• 著者所属: 広島市立大学情報科学部
• 著者所属: 三重大学工学部
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Sciences, Hiroshima City University
• 著者所属(英): en
• 著者所属(英): Department of Engineering, Mie University
• 著者所属(英): en
• 著者所属(英): Department of Computer Engineering, Hiroshima City University
• 著者所属(英): en
• 著者所属(英): Department of Computer Engineering, Hiroshima City University
• 著者所属(英): en
• 著者所属(英): Department of Computer Engineering, Hiroshima City University
• 著者所属(英): en
• 著者所属(英): Department of Engineering, Mie University
• 著者名: 市川, 裕二; 佐々木, 敬泰; 弘中, 哲夫; 谷川, 一哉; 北村, 俊明; 近藤, 利夫
• 著者名(英): Yuji, Ichikawa; Takahiro, Sasaki; Tetsuo, Hironaka; Kazuya, Tanigawa; Toshiaki, Kitamura; Toshio, Kondo
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 現在プロセッサには高性能と低消費エネルギーの両立が求められている．しかし，現在広く用いられているDVS のような電源電圧に依存した低消費エネルギー手法では将来的にエネルギー削減効率が低下する．そこで電源電圧に依存しないアーキテクチャレベルの低消費エネルギー手法であるVSP（Variable Stages Pipeline）を提案する．VSP は動的にパイプライン段数を変更して実行時間を削減すると同時に，LDS-cell（Latch D-FF Selector-cell）と呼ばれる素子を用いてステージ統合時に増加する組合せ回路内のグリッチを緩和することで高性能と低消費エネルギーの両立をはかる．本論文では実際にLDS-cell のレイアウトを行った．またVSP 手法を用いたプロセッサを設計し，他の低消費エネルギー手法を用いたプロセッサと比較した．その結果，VSP 手法を用いたプロセッサは，低消費エネルギモードにおいて，従来手法と比較して高性能と低消費エネルギーの両立が達成できることが分かった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently, in the field of mobile computing, the achievement of low energy computing and high performance computing is required simultaneously. Dynamic Voltage Scaling (DVS) is a current major technique to realize this requirement. However, the lower the chip voltage becomes in the future, the less energy saving we get by DVS. Accordingly we propose Variable Stages Pipeline (VSP) processor which has a feature of a unifying pipeline stages by the use of flipflop called LDS-cell which has an ability to act as a latch or flipflop. We show that VSP processor can achieve lower energy computing and higher performance computing than a DVS processor on low energy mode.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11833852
• 書誌情報: 情報処理学会論文誌コンピューティングシステム（ACS）; 巻 47, 号 SIG7(ACS14), p. 231-242, 発行日 2006-05-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7829
• 出版者 / 言語: ja
• 出版者: 情報処理学会