高基数STL法を用いたFPGA向き対数関数計算法

• Item type: Symposium(1)
• 公開日: 2017-08-23
• タイトル: 高基数STL法を用いたFPGA向き対数関数計算法
• タイトル / 言語: en
• タイトル: Calculation method of logarithmetic function on FPGAs using high-radix STL method
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 計算手法
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_5794
• 資源タイプ: conference paper
• 著者所属: 京都大学
• 著者所属: 京都大学
• 著者所属: 京都大学
• 著者所属(英): en
• 著者所属(英): Kyoto Uniersity
• 著者所属(英): en
• 著者所属(英): Kyoto Uniersity
• 著者所属(英): en
• 著者所属(英): Kyoto Uniersity
• 著者名: 藤原, 康史; 高木, 一義; 高木, 直史
• 著者名(英): Yasufumi, Fujiwara; Kazuyoshi, Takagi; Naofumi, Takagi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本研究では，IEEE754-2008 標準で推奨されている倍精度浮動小数点対数関数の正確丸めを保証する FPGA 向きの計算法を提案する．本計算法では，高基数 STL 法とテイラー展開を用いて値を計算する．また正確丸めに必要な制度を低減するため，一定の精度で丸めを誤る入力を予め特定しておき，それを用いて修正を行う．提案する計算法を FPGA 搭載の DSP の乗算器のサイズに最適化することで，高基数 STL 法で用いるテーブルのサイズの低減を図る手法についても述べる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a calculation method of double precision floating point logarithm function for FPGA with correct rounding recommended in the IEEE 754-2008 standard. In this calculation method, values are calculated by using high-radix STL method and Taylor expansion. And required computational accuracy for correct rounding is reduced by specifying in advance the inputs incorrectly rounded and using it to fix. Moreover, We describe how to reduce the size of the table used in the high radix STL method by optimizing the proposed calculation method to the size of the multiplier of the DSP mounted on the FPGA.
• 書誌情報: DAシンポジウム2017論文集; 巻 2017, p. 175-179, 発行日 2017-08-23
• 出版者 / 言語: ja
• 出版者: 情報処理学会