WEKO3
アイテム
Arria 10 SoCを用いたFull-PIC法における割付処理の高速化
https://ipsj.ixsq.nii.ac.jp/records/180515
https://ipsj.ixsq.nii.ac.jp/records/1805156627dea0-0496-4761-b5f9-65ff381559bf
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-Z79-1G-01.pdf (872.0 kB)
|
Copyright (c) 2017 by the Information Processing Society of Japan
|
| Item type | National Convention(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2017-03-16 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | Arria 10 SoCを用いたFull-PIC法における割付処理の高速化 | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| キーワード | ||||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | コンピュータシステム | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||||||
| 資源タイプ | conference paper | |||||||||||||
| 著者所属 | ||||||||||||||
| 慶大 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 慶大 | ||||||||||||||
| 著者所属 | ||||||||||||||
| JAXA | ||||||||||||||
| 著者所属 | ||||||||||||||
| 慶大 | ||||||||||||||
| 著者名 |
野田, 裕之
× 野田, 裕之
× 酒井, 諒太郎
× 宮島, 敬明
× 天野, 英晴
|
|||||||||||||
| 論文抄録 | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | 粒子法の一種であるFull-PIC法は、各国で研究開発が進められている電気推進エンジンのひとつであるホールスラスタの、高精度なシミュレーションとして用いられている。高精度な試験設備を整えるのが困難なホールスラスタは、計算機によるシミュレーションが不可欠である。Full-PIC法により、実機試験に比べ非常に低コストで試験を行えるものの、計算負荷が高いため処理に膨大な時間がかかるという問題がある。そこで、CPU-FPGA密結合アーキテクチャであるArria 10 SoC上にFull-PIC法コード内の高負荷な部分である粒子のグリッドポイントへの割付処理部をオフロードし、高速化を行う。 | |||||||||||||
| 書誌レコードID | ||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||
| 収録物識別子 | AN00349328 | |||||||||||||
| 書誌情報 |
第79回全国大会講演論文集 巻 2017, 号 1, p. 37-38, 発行日 2017-03-16 |
|||||||||||||
| 出版者 | ||||||||||||||
| 言語 | ja | |||||||||||||
| 出版者 | 情報処理学会 | |||||||||||||
