非構造メッシュ用BILU前処理付き反復法のベクトル・並列化手法

• Item type: Trans(1)
• 公開日: 2000-11-15
• タイトル: 非構造メッシュ用BILU前処理付き反復法のベクトル・並列化手法
• タイトル / 言語: en
• タイトル: Vectorization and Parallelization Technique of Block ILU Preconditioning for Unstructural Problems
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 数値計算とその可視化
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• 著者所属: NEC情報通信メディア研究本部
• 著者所属: NEC情報通信メディア研究本部
• 著者所属: NEC情報通信メディア研究本部
• 著者所属: NEC情報通信メディア研究本部
• 著者所属: 日本原子力研究所計算科学推進センター
• 著者所属(英): en
• 著者所属(英): Computer & Communication Media Research Laboratories, NEC Corporation
• 著者所属(英): en
• 著者所属(英): Computer & Communication Media Research Laboratories, NEC Corporation
• 著者所属(英): en
• 著者所属(英): Computer & Communication Media Research Laboratories, NEC Corporation
• 著者所属(英): en
• 著者所属(英): Computer & Communication Media Research Laboratories, NEC Corporation
• 著者所属(英): en
• 著者所属(英): Center for Promotion of Computational Science and Engineering, Japan Atomic Energy Research Institute
• 著者名: 襲田, 勉; 丸山, 訓英; 鷲尾, 巧; 土肥, 俊; 山田, 進
• 著者名(英): Tsutomu, Osoda; Kunieda, Maruyama; Takuma, Washio; Shun, Doi; Susumu, Yamada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 共有メモリベクトル並列計算機の演算性能を最大限に引き出すような，ランダムスパース行列のためのBlock（ブロック）ILU前処理付き反復法のベクトル・並列化手法を提案し，その手法を並列ベクトル型スーパコンピュータSX-4（SRAM版，1CPUのピーク性能2Gflops）上で性能評価した結果を示す．ここでブロックとはある格子点上に定義された複数の未知数からなる集合とする．ベクトル・並列処理をすることが難しいとされるBILU前処理の前進・後退代入演算のベクトル・並列化のためにIDS-MJAD（InDependent Set Multiple Jagged Diagonal）形式を導入した．IDS-MJAD形式の導入によりCPU間の同期回数を低減した代入演算の実装が可能になる．3次元構造解析問題（GeoFEM Tiger V1.0）を用いた約100万自由度の評価例題を使った数値実験において，1CPUで1.0Gflops，8CPUで6.8Gflopsを達成した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we propose techniques to extract vector and shared memory parallel performance of a parallel vector machine, and we evaluate the proposed techniques on an NEC super computer SX-4. As the linear solver, we have implemented the block ILU preconditioned iterative method, which is frequently used for many large sparse problems. Here, a block corresponds to unknowns on one node in a mesh or in a grid. As for the vectorization and parallelization technique, we propose IDS-MJAD (Independent set multiple jagged diagonal) format. With this technique, we can decrease the number of synchronizations. The numerical experimental results show that we achieved about 1.0ｴ,Gflops on 1ｴ,CPU and about 6.8ｴ,Gflops on 8ｴ,CPUs for some FEM problems.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11560614
• 書誌情報: 情報処理学会論文誌ハイパフォーマンスコンピューティングシステム（HPS）; 巻 41, 号 SIG08(HPS2), p. 92-100, 発行日 2000-11-15
• 出版者 / 言語: ja
• 出版者: 情報処理学会