WEKO3
アイテム
行列に基づくOut -of- Orderスケジューリング方式の評価
https://ipsj.ixsq.nii.ac.jp/records/17822
https://ipsj.ixsq.nii.ac.jp/records/178225120a270-8136-4cae-af27-d9e1a7774baf
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-THPS4306003.pdf (417.2 kB)
|
Copyright (c) 2002 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | Trans(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2002-09-15 | |||||||
| タイトル | ||||||||
| タイトル | 行列に基づくOut -of- Orderスケジューリング方式の評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Evaluation of Matrix - based Out -of- Order Scheduling Schemes | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | プロセッサアーキテクチャ | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_6501 | |||||||
| 資源タイプ | journal article | |||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属 | ||||||||
| 京都大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kyoto University | ||||||||
| 著者名 |
五島, 正裕
西野, 賢悟
小西, 将人
中島, 康彦
森, 眞一郎
北村, 俊明
富田, 眞治
× 五島, 正裕 西野, 賢悟 小西, 将人 中島, 康彦 森, 眞一郎 北村, 俊明 富田, 眞治
|
|||||||
| 著者名(英) |
Masahiro, Goshima
Kengo, Nishino
Masahito, Konishi
Yasuhiko, Nakashima
Shin-Ichiro, Mori
Toshiaki, Kitamura
Shinji, Tomita
× Masahiro, Goshima Kengo, Nishino Masahito, Konishi Yasuhiko, Nakashima Shin-Ichiro, Mori Toshiaki, Kitamura Shinji, Tomita
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Out-of-orderスーパースケーラ・プロセッサは，命令スケジューリングのため，オペランドの有効性を追跡するwakeupと呼ぶロジックを持つ．我々は，命令間の依存関係を表す行列を読み出すことでwakeupを実現する方式と，その行列を狭幅化することにより遅延をIPCに対するペナルティに転化する手法を提案した．しかし，行列を用いた類似の方式がDEC Alpha 21264などで採用されている．本稿では，これらの違いを明らかにする．富士通株式会社から提供された0.18 μ CMOSプロセスのデザイン・ルールに基づいてこれらの方式のロジックを設計し，Hspiceによって遅延を測定した．その結果，我々の方式の回路遅延は，21264の方式の1/2程度以下であることが分かった． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | An out-of-order superscalar processor has a logic called wakeup which manages availability of the data for instruction scheduling. We have proposed a new scheduling scheme which substitutes association of the tags by reading a matrix which represents dependences between instructions,and a method to change the delay of the matrix into IPC penalties. A similar scheme based on matrices,however,has already adopted in DEC Alpha 21264. This paper clarifies the difference between them. We designed the logic circuits guided by a design rule of a 0.18 μ CMOS process provided by Fujitsu Limited,and calculated the delays by Hspice. The evaluation result shows that the circuit delay of our scheme is less than half of that of the scheme adopted in 21264. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11560614 | |||||||
| 書誌情報 |
情報処理学会論文誌ハイパフォーマンスコンピューティングシステム（HPS） 巻 43, 号 SIG06(HPS5), p. 13-23, 発行日 2002-09-15 |
|||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
