有限要素法におけるOpenCL FPGA高速化検討

• Item type: SIG Technical Reports(1)
• 公開日: 2017-03-02
• タイトル: 有限要素法におけるOpenCL FPGA高速化検討
• タイトル / 言語: en
• タイトル: Consideration of OpenCL FPGA Acceleration on Finite Element Method
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 省電力設計・FPGA
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: (株)富士通研究所
• 著者所属: (株)富士通研究所
• 著者所属: (株)富士通研究所
• 著者所属: (株)富士通研究所
• 著者所属: (株)富士通研究所
• 著者所属: (株)富士通研究所
• 著者所属: 山梨大学工学部機械工学科
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories, Ltd.
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories, Ltd.
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories, Ltd.
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories, Ltd.
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories, Ltd.
• 著者所属(英): en
• 著者所属(英): Fujitsu Laboratories, Ltd.
• 著者所属(英): en
• 著者所属(英): Dept. of Mechanical Engineering, University of Yamanashi
• 著者名: 田宮, 豊; 一場, 利幸; David, Thach; 富田, 憲範; 藤澤, 久典; 河村, 薫; 岡澤, 重信
• 著者名(英): Yutaka, Tamiya; Toshiyuki, Ichiba; David, Thach; Yoshinori, Tomita; Hisanori, Fujisawa; Kaoru, Kawamura; Shigenobu, Okazawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 近年，FPGA は高性能化と大規模化が進んできており，従来 CPU で実行しているアプリケーションを加速する，ハードウェアアクセラレータとしての需要が高まっている．FPGA をアルゴリズムレベルから設計する技術として OpenCL や高位合成が実用化されているが，十分な速度性能を引き出すためには深いハードウェア設計の知識と経験が必要なことが知られている．我々は，ハードウェア知識を持たないソフトウェア設計者を対象にした，アプリケーションの FPGA 化フローを提案する．このフローは，アプリケーションソースコードを入力として，ハードウェア/ソフトウェア分割とアーキテクチャ設計の工程を経て，OpenCL を使って回路に実装する．本論文では，実アプリケーションの FPGA 化フローにおける課題を調査することを目的に，有限要素法衝突解析アプリケーションの OpenCL FPGA 化トライアルを実施した．パイプライン動作を考慮したデータフロー解析とモジュール分割を実施する事により，CPU コアに対して 55.7 倍の速度向上を OpenCL で達成した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Recently FPGA grows rapidly in its speed and circuit size, and there arise demands for accelerating CPU applications by FPGA. OpenCL and high-level synthesis are known as an easy-to-use design tool which generates FPGA circuits from algorithm-level descriptions. They, however, cannot achieve enough performance on FPGA without hardware knowledge and / or experiences of hardware designs. We propose an FPGA design flow, which enables software designers to accelerate their applications without any hardware knowledge. Our flow takes application source codes as its input data, employs hardware / software partitioning and architecture designing, and finally implements FPGA circuits using OpenCL. In order to investigate technical problems, which may occur in FPGA acceleration of real applications, we have practiced OpenCL FPGA acceleration trial of finite element method (FEM) - crash analysis application. Owing to data flow analysis and module partitioning, while considering the target pipeline architecture, we can obtain 55.7x speed-ups of OpenCL FPGA comparing with a single CPU core.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムとLSIの設計技術（SLDM）; 巻 2017-SLDM-179, 号 17, p. 1-6, 発行日 2017-03-02
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8639
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会