ログイン 新規登録
言語:

WEKO3

  • トップ
  • ランキング


インデックスリンク

インデックスツリー

  • RootNode

メールアドレスを入力してください。

WEKO

One fine body…

WEKO

One fine body…

アイテム

  1. 全国大会
  2. 69回
  3. アーキテクチャ

3次元型トランジスタFinFETを用いたバッファ回路の新設計法とその大容量DRAMへの適用検討

https://ipsj.ixsq.nii.ac.jp/records/172950
https://ipsj.ixsq.nii.ac.jp/records/172950
28fcf2a4-a651-409c-99c7-41d5ddd6f583
名前 / ファイル ライセンス アクション
IPSJ-Z69-2A-02.pdf IPSJ-Z69-2A-02.pdf (192.5 kB)
Copyright (c) 2007 by the Information Processing Society of Japan
オープンアクセス
Item type National Convention(1)
公開日 2007-03-07
タイトル
タイトル 3次元型トランジスタFinFETを用いたバッファ回路の新設計法とその大容量DRAMへの適用検討
言語
言語 jpn
キーワード
主題Scheme Other
主題 アーキテクチャ
資源タイプ
資源タイプ識別子 http://purl.org/coar/resource_type/c_5794
資源タイプ conference paper
著者名 渡辺, 重佳

× 渡辺, 重佳

渡辺, 重佳

Search repository
岡本, 恵介

× 岡本, 恵介

岡本, 恵介

Search repository
書誌レコードID
収録物識別子タイプ NCID
収録物識別子 AN00349328
書誌情報 第69回全国大会講演論文集

巻 2007, 号 1, p. 17-18, 発行日 2007-03-06
出版者
言語 ja
出版者 情報処理学会
戻る
0
views
See details
Views

Versions

Ver.1 2025-01-20 07:30:20.785902
Show All versions

Share

Mendeley Twitter Facebook Print Addthis

Cite as

渡辺, 重佳, 岡本, 恵介, 2007, 3次元型トランジスタFinFETを用いたバッファ回路の新設計法とその大容量DRAMへの適用検討: 情報処理学会, 17–18 p.

Loading...

エクスポート

OAI-PMH
  • OAI-PMH JPCOAR
  • OAI-PMH DublinCore
  • OAI-PMH DDI
Other Formats
  • JSON
  • BIBTEX

Confirm


Powered by WEKO3


Powered by WEKO3