LZW圧縮のFPGA実装

• Item type: SIG Technical Reports(1)
• 公開日: 2016-08-01
• タイトル: LZW圧縮のFPGA実装
• タイトル / 言語: en
• タイトル: An FPGA Implementation of LZW Compression
• 言語: eng
• キーワード / 主題Scheme: Other
• キーワード / 主題: 記号処理
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 広島大学工学研究科情報工学専攻
• 著者所属: 広島大学工学研究科情報工学専攻
• 著者所属: 広島大学工学研究科情報工学専攻
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Hiroshima University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Hiroshima University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Hiroshima University
• 著者名: 周, キン; 伊藤, 靖朗; 中野, 浩嗣
• 著者名(英): Xin, Zhou; Yasuaki, Ito; Koji, Nakano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: LZW 圧縮アルゴリズムは最も有名な辞書ベースの圧縮アルゴリズムの一つである．このアルゴリズムは辞書を用いて圧縮を行う手法である．本論文では，LZW 圧縮の FPGA 実装を提案する．提案アーキテクチャでは，辞書を FPGA のデュアルポートブロック RAM を効率的に使用したハシシュテーブルとして実装をおこなった．ブロック RAM では，二つの独立なポートを利用することで，ハシシュテーブルに対する読出し．書き込み操作を同時に実行し，さらに，テーブルを複数の RAM に分割することで，8 個の値をハシシュテーブルから同時に読み出すことを可能にした．提案した LZW 圧縮の回路はコンパクトな設計のため，一つの FPGA 上に 24 個の回路が配置可能であることを示した．24 個の提案回路による FPGA 実装は逐次処理の CPU 実装と比較して 23.51 倍の高速化を実現した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: LZW compression algorithm is one of the most famous dictionary-based lossless compression algorithms. It converts an input string of characters into a string of codes using a dictionary. The main contribution of this paper is to present an FPGA implementaion of LZW compressrion. We efficiently use dual-port block RAMs of FPGA to implement a hash table that is used as a dictionary. Using independent two ports of the block RAM, reading and writing operations for the hash table are performed simultaneously. Additionally, we can read eight values in the hash table in one clock cycle by partitioning the hash table into eight table. Since the proposed circuit of LZW compression is compactly designed, we have succeeded in implementing 24 proposed circuits in an FPGA. Our implementation of 24 proposed circuits attains a speed up factor of 23.51 times faster than a sequential LZW compression on a single CPU.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2016-ARC-221, 号 2, p. 1-6, 発行日 2016-08-01
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会