WEKO3
アイテム
CPU-FPGA密結合アーキテクチャを用いたFull-PIC法の高速化の検討
https://ipsj.ixsq.nii.ac.jp/records/161565
https://ipsj.ixsq.nii.ac.jp/records/161565981a920b-586c-47cd-bcbe-756102304b4f
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-Z78-3H-01.pdf (345.1 kB)
|
Copyright (c) 2016 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | National Convention(1) | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 公開日 | 2016-03-10 | |||||||||||||
| タイトル | ||||||||||||||
| タイトル | CPU-FPGA密結合アーキテクチャを用いたFull-PIC法の高速化の検討 | |||||||||||||
| 言語 | ||||||||||||||
| 言語 | jpn | |||||||||||||
| キーワード | ||||||||||||||
| 主題Scheme | Other | |||||||||||||
| 主題 | コンピュータシステム | |||||||||||||
| 資源タイプ | ||||||||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||||||||
| 資源タイプ | conference paper | |||||||||||||
| 著者所属 | ||||||||||||||
| 慶大 | ||||||||||||||
| 著者所属 | ||||||||||||||
| 慶大 | ||||||||||||||
| 著者所属 | ||||||||||||||
| JAXA | ||||||||||||||
| 著者所属 | ||||||||||||||
| 慶大 | ||||||||||||||
| 著者名 |
酒井, 諒太郎
× 酒井, 諒太郎
× 天野, 英晴
× 宮島, 敬明
× 杉本, 成
|
|||||||||||||
| 論文抄録 | ||||||||||||||
| 内容記述タイプ | Other | |||||||||||||
| 内容記述 | 粒子法の一種であるFull-PIC法は、近年注目されている電気推進エンジンのひとつであるホールスラスタの、高精度なシミュレーションとして用いられている。高精度な試験設備を整えるのが困難なホールスラスタは、計算機によるシミュレーションが不可欠である。Full-PIC法により、実機でのテストに比べて非常に低コストで試験を行えるものの、処理に膨大な時間がかかるという問題がある。そこで、CPU-FPGA密結合アーキテクチャであるZynq上のCPUにFull-PIC法を実装し、そのコード内の高負荷な部分をZynq上のFPGAでオフロードすることにより高速化を行う。 | |||||||||||||
| 書誌レコードID | ||||||||||||||
| 収録物識別子タイプ | NCID | |||||||||||||
| 収録物識別子 | AN00349328 | |||||||||||||
| 書誌情報 |
第78回全国大会講演論文集 巻 2016, 号 1, p. 173-174, 発行日 2016-03-10 |
|||||||||||||
| 出版者 | ||||||||||||||
| 言語 | ja | |||||||||||||
| 出版者 | 情報処理学会 | |||||||||||||
