FPGA NIC向けノンパラメトリックオンライン外れ値検出機構

• Item type: SIG Technical Reports(1)
• 公開日: 2015-07-28
• タイトル: FPGA NIC向けノンパラメトリックオンライン外れ値検出機構
• タイトル / 言語: en
• タイトル: A Nonparametric Online Outlier Detector for FPGA NICs
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: ネットワーク
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科／科学技術新興機構さきがけ／国立情報学研究所
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University / PRESTO, Japan Science and Technology Agency / National Institute of Informatics
• 著者名: 林, 愛美; 徳差, 雄太; 松谷, 宏紀
• 著者名(英): Ami, Hayashi; Yuta, Tokusahi; Hiroki, Matsutani
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 情報通信技術やセンシング技術の進歩によって，世の中に流通するデータ量はますます増加している．このような膨大な量のデータの中から期待されるパターンと一致しないアイテムのみを効率的に検出するアルゴリズムとして，外れ値検出アルゴリズム，特にデータセットモデルに依存しにくいノンパラメトリックな外れ値検出アルゴリズムの高性能化が期待されている．本論文では，10 Gbit Ethernet インタフェースを有する FPGA ネットワークインタフェースカード （FPGA NIC） 上に外れ値検出機構を実現するための手法を提案する．LOF (Local Outlier Factor) を用いた外れ値検出は，ノンパラメトリックで精度の高い強力な外れ値検出アルゴリズムであるが，その計算の複雑性やデータセットモデルの大きさから，FPGA へのオフロードに関する研究は非常に少ない．今回はこの LOF アルゴリズムを FPGA NIC の FPGA 部に実装し，正常値を含むサンプルデータパケットは FPGA NIC でフィルタリン久外れ値を含むサンプルデータのみをネットワークプロトコルスタックへと渡すシステムを提案する．ただし，LOF アルゴリズムをそのままオフロードすると，計算やメモリの為に必要な資源が膨大な量になってしまうため，データセットモデルの一部をキャッシュするシステムを提案する．300,000 サンプルを含むデータセットモデルを用いたシミュレーションによるキャッシュヒット率は，場合によっては 90％を超え，ある程度の大きさのデータセットを利用した LOF アルゴリズムを効率的にオフロードすることが出来たと言える．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As the information communication technology and sensing technology advance, sensor data stream continuously grows in size. It demands a high throughput outlier detection, especially a nonparametric outlier detection which does not depend on dataset model. They efficiently identify data items which do not conform to an expected pattern from such big data. In this paper, we introduce a nonparametric outlier detection mechanism using an FPGA network interface card (FPGA NIC) that equips four 10Gbit Ethernet interfaces. We employ LOF (Local Outlier Factor) algorithm for outlier detection. Sample data packets that contain only normal values are discarded by the FPGA NIC, while those contain outlier values are received for the network protocol stack. However, a naive offloading of LOF algorithm to FPGA devices may significantly increase hardware resources because of complexity of the computation and its large dataset model. Thus we propose to cache only a necessary portion of the dataset model in the FPGA NIC. We conduct simulations of the proposed cache system using a dataset model containing 300,000 sample data, in order to evaluate the cache hit ratio. The results show that hit ratio is over 90% in practical conditions and thus LOF algorithm using a certain amount of dataset model can be offloaded to FPGA NIC efficiently with the proposed system.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告システム・アーキテクチャ（ARC）; 巻 2015-ARC-216, 号 41, p. 1-6, 発行日 2015-07-28
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 2188-8574
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会