視角制限ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機のアーキテクチャ

• Item type: Journal(1)
• 公開日: 1997-09-15
• タイトル: 視角制限ピクセル並列処理によるボリューム・レンダリング向きの超高速専用計算機のアーキテクチャ
• タイトル / 言語: en
• タイトル: Super - high Speed Volume Rendering Architecture Based on Pixel Parallelism with the Restrained Visual Angle
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 特集：並列処理
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_6501
• 資源タイプ: journal article
• その他タイトル / その他のタイトル: 専用計算機
• 著者所属: 京都大学工学研究科／現在，ウッドランド株式会社
• 著者所属: 京都大学工学研究科／現在，株式会社日立製作所
• 著者所属: 京都大学工学研究科／現在，NTTデータ通信株式会社
• 著者所属: 京都大学工学研究科
• 著者所属: 京都大学工学研究科
• 著者所属: 京都大学工学研究科
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, kyoto University/Presently with Woodland, Ltd
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, kyoto University/Presently with Hitachi, Ltd
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, kyoto University/Presently with NTT DATA Corporation
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, kyoto University
• 著者名: 金喜都; 對馬, 雄次; 中山, 明則; 森, 眞一郎; 中島, 浩; 富田, 眞治
• 著者名(英): Jin, Xidu; Yuji, Tsushima; Akinori, Nakayama; Shin-Ichiro, Mori; Hiroshi, Nakashima; Shinji, Tomita
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，5123ボクセル集合に対する半透明ボリューム表示，遠近法による投影，超高速実時間画像生成を目的とした，ボリュームレンダリング専用並列計算機のアーキテクチャを提案する．本計算機では，妥当な角度内に視角を制限し，3次元ボリューム空間を視覚化することによって，表示図形歪みを抑えるとともに，安価に3次元画像メモリを構成できる特徴を有している．ボリューム空間は，メモリバンク群に対応する512枚のスライス群に写像され，スクリーンの1行分のピクセルを通る512本の視線がパイプライン的にボリューム空間に並列アクセスできる．512個のプロセッサは1次元に接続され，マクロパイプライン的に動作する．パイプラインサイクル△Tは80nsであり，1秒間に48枚の動画が出力できる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a super-high speed ray casting system for volume rendering of 5123 volumetric data.In order to realize real-time image generation from a translucent volume by the parallel or perspective projection,this system restricts the view angle within a certain range such that no distortion will be appeared on the generated image.In this system,volume data is divided into 512 slices and the slices are stored in the conflict free memory of 512 banks associated with differenent slices each other.Thus,the memory has an ability of simultaneous memory accesses for 512 rays which go though 512 pixels along a scan line.In the system,one dimensional processor array with 512 processors corresponding to 512 banks of the memory operate in a macro pipeline fashion.Provided with the pipeline cycle of 80ns,this system processes 512 rays every 512 cycles,resulting 48 frames generation per second.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN00116647
• 書誌情報: 情報処理学会論文誌; 巻 38, 号 9, p. 1668-1680, 発行日 1997-09-15
• ISSN / 収録物識別子タイプ: ISSN
• ISSN / 収録物識別子: 1882-7764