共有変数に対する複合操作を排他実行するハードウェアトランザクショナルメモリの改良

• Item type: SIG Technical Reports(1)
• 公開日: 2014-01-16
• タイトル: 共有変数に対する複合操作を排他実行するハードウェアトランザクショナルメモリの改良
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: マルチコア・メニーコア
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属: 名古屋工業大学
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者所属(英): en
• 著者所属(英): Nagoya Institute of Technology
• 著者名: 橋本高志良; 井出源基; 山田遼平; 堀場匠一朗; 津邑公暁
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: マルチコア環境では，一般的にロックを用いて共有変数へのアクセスを調停する．しかし，ロックには並列性の低下やデッドロックの発生などの問題があるため，これに代わる並行性制御機構としてトランザクショナルメモリが提案されている．この機構のハードウェア実装であるハードウェアトランザクショナルメモリ （HTM） では，アクセス競合が発生しない限りトランザクションが投機的に実行される．しかし，共有変数に対する複合操作が行われるようなトランザクションが並行実行された場合，その際に発生するストールが完全に無駄となる場合がある．本稿では，このような同一の共有変数に対する Read→Write の順序でのアクセスを検出し，それに関与するトランザクションを排他実行することで，HTM の全体性能を向上させる手法を提案する．シミュレーションによる評価の結果，提案手法により 16 スレッド実行時において最大 72.2%，平均 17.5%の性能向上を達成した．
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2014-ARC-208, 号 22, p. 1-8, 発行日 2014-01-16
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会