公開鍵暗号ハードウェアのための多ビット乗算器について

• Item type: SIG Technical Reports(1)
• 公開日: 2013-03-07
• タイトル: 公開鍵暗号ハードウェアのための多ビット乗算器について
• タイトル / 言語: en
• タイトル: On A Large-scale Multiplier for Public Key Cryptographic Hardware
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 暗号・暗号実装
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 公立はこだて未来大学
• 著者所属: 公立はこだて未来大学
• 著者所属: 公立はこだて未来大学
• 著者所属: 公立はこだて未来大学
• 著者所属: 公立はこだて未来大学
• 著者所属: 公立はこだて未来大学
• 著者名: 白勢, 政明; 木村, 圭吾; 村山, 広行; 加藤, 翔; 小林, 悠太; 畠山, 遼平
• 著者名(英): Masaaki, Shirase; Keigo, Kimura; Hiroyuki, Murayama; Shou, Kato; Yuta, Kobayashi; Ryohei, Hatakeyama
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 多くの公開鍵暗号は多ビット整数乗算を必須とするため，乗算器の性能はそれらのためのハードウェアの性能に影響を与える．Wallace tree 乗算器は，ビット数を n とし配線遅延を無視すると，処理時間は log n に比例する．従って例えば，正しく設計するならば 64 ビット乗算器と 128 ビット乗算器との処理時間の差は理論的にはわずかである．本稿は，配線遅延以外の性能が予定通りとなり，ハードウェアの記述が容易な，更にパイプライン化が容易な，任意のビット数の Wallace tree 乗算器の構成法を提案する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Performance of multipliers influences one of hardwares for many public key cryptographies because such cryptographies require many large-bit integer multiplications. It is known that processing time of n bit Wallace tree multiplier is proportional to log n ignoring wiring delay. Therefore, the difference between processing time of 64 bit multiplier and one of 128 bit multiplier is a little in theory when multipliers are correctly designed. This paper proposes a design method of Wallace tree multiplier with arbitrary bit which has easy hardware description and correctness, and can be easily pipelined.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11235941
• 書誌情報: 研究報告コンピュータセキュリティ（CSEC）; 巻 2013-CSEC-60, 号 8, p. 1-8, 発行日 2013-03-07
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会