SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法

• Item type: SIG Technical Reports(1)
• 公開日: 2012-11-19
• タイトル: SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法
• タイトル / 言語: en
• タイトル: SAAV : Energy-efficient High-level Synthesis Algorithm targeting Adaptive Voltage Huddle-based Distributed Register Architecture with Dynamic Multiple Supply Voltages
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 低消費電力設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属: 早稲田大学高等研究所
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻／芝浦工業大学工学部情報工学科
• 著者所属: 早稲田大学大学院基幹理工学研究科電子光システム学専攻
• 著者所属: 早稲田大学大学院基幹理工学研究科情報理工学専攻
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University.
• 著者所属(英): en
• 著者所属(英): Waseda Institute for Advanced Study, Waseda University.
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University. / Dept. of Information Science and Engineering, Shibaura Institute of Technology.
• 著者所属(英): en
• 著者所属(英): Dept. of Electronic and Photonic Systems, Waseda University.
• 著者所属(英): en
• 著者所属(英): Dept. of Computer Science and Engineering, Waseda University.
• 著者名: 阿部, 晋矢; 史, 又華; 宇佐美, 公良; 柳澤, 政生; 戸川, 望
• 著者名(英): Shin-ya, Abe; Youhua, Shi; Kimiyoshi, Usami; Masao, Yanagisawa; Nozomu, Togawa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 動的複数電源電圧と配線遅延を高位合成に統合するプラットフォームとして， Adaptive Voltages Huddle-based Distributed-Register アーキテクチャ (AVHDR) および AVHDR アーキテクチャを対象とした高位合成手法が提案された．従来手法はフロアプラン情報をフィードバックし，反復改良する合成フローを取る従来手法では収束性を改善するため，仮想面積ベースの反復改良を採用している．しかし，仮想面積は面積と配線遅延のオーバヘッドを伴う可能性がある．本稿では反復が進むごとにオーバヘッドを削減する仮想面積調整を提案する．計算機実験結果により，提案手法は従来の AVHDR アーキテクチャを対象とした高位合成アルゴリズムと比較し最大 6.2％ 消費エネルギーを削減し，最終的に従来の高位合成アルゴリズムと比較し最大 65.7％ 消費エネルギーを削減できることを確認した．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: An adaptive voltage huddle-based distributed-register architecture (AVHDR architecture), which integrates dynamic multiple supply voltages and interconnection delays into high-level synthesis, and a synthesis algorithm for AVHDR architectures have been proposed. This algorithm is based on iterative improvement of scheduling/binding and floorplanning and can converge without oscillation by using virtual-area-based iterative refinement flow. However, virtual areas may have some area and interconnection delay overheads. In this paper, we propose virtual area adaptation which relaxes these overheads as the iteration proceeds. Experimental results show that our algorithm achieves 6.2% energy saving compared with conventional algorithm for AVHDR architectures and 65.7% energy saving compared with conventional algorithms.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2012-SLDM-158, 号 24, p. 1-6, 発行日 2012-11-19
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会