@techreport{oai:ipsj.ixsq.nii.ac.jp:00086955,
 author = {阿部, 晋矢 and 史, 又華 and 宇佐美, 公良 and 柳澤, 政生 and 戸川, 望 and Shin-ya, Abe and Youhua, Shi and Kimiyoshi, Usami and Masao, Yanagisawa and Nozomu, Togawa},
 issue = {24},
 month = {Nov},
 note = {動的複数電源電圧と配線遅延を高位合成に統合するプラットフォームとして， Adaptive Voltages Huddle-based Distributed-Register アーキテクチャ (AVHDR) および AVHDR アーキテクチャを対象とした高位合成手法が提案された．従来手法はフロアプラン情報をフィードバックし，反復改良する合成フローを取る従来手法では収束性を改善するため，仮想面積ベースの反復改良を採用している．しかし，仮想面積は面積と配線遅延のオーバヘッドを伴う可能性がある．本稿では反復が進むごとにオーバヘッドを削減する仮想面積調整を提案する．計算機実験結果により，提案手法は従来の AVHDR アーキテクチャを対象とした高位合成アルゴリズムと比較し最大 6.2％ 消費エネルギーを削減し，最終的に従来の高位合成アルゴリズムと比較し最大 65.7％ 消費エネルギーを削減できることを確認した．, An adaptive voltage huddle-based distributed-register architecture (AVHDR architecture), which integrates dynamic multiple supply voltages and interconnection delays into high-level synthesis, and a synthesis algorithm for AVHDR architectures have been proposed. This algorithm is based on iterative improvement of scheduling/binding and floorplanning and can converge without oscillation by using virtual-area-based iterative refinement flow. However, virtual areas may have some area and interconnection delay overheads. In this paper, we propose virtual area adaptation which relaxes these overheads as the iteration proceeds. Experimental results show that our algorithm achieves 6.2% energy saving compared with conventional algorithm for AVHDR architectures and 65.7% energy saving compared with conventional algorithms.},
 title = {SAAV:AVHDRアーキテクチャを対象とした動的複数電源電圧指向の低電力化高位合成手法},
 year = {2012}
}