WEKO3
アイテム
軽量暗号TWINEの小型回路実装方式の検討
https://ipsj.ixsq.nii.ac.jp/records/86736
https://ipsj.ixsq.nii.ac.jp/records/867367a11b25f-3b5f-47d5-b801-8571e270e005
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2012 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | Symposium(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2012-10-23 | |||||||
タイトル | ||||||||
タイトル | 軽量暗号TWINEの小型回路実装方式の検討 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A compact H/W implementation of light-weight cipher TWINE | |||||||
言語 | ||||||||
言語 | jpn | |||||||
キーワード | ||||||||
主題Scheme | Other | |||||||
主題 | 軽量暗号,一般化Feistel,回路実装,シリアライズ | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_5794 | |||||||
資源タイプ | conference paper | |||||||
著者所属 | ||||||||
NEC 中央研究所 | ||||||||
著者所属 | ||||||||
NEC グリーンプラットフォーム研究所 | ||||||||
著者所属 | ||||||||
NEC 情報・ナレッジ研究所 | ||||||||
著者所属 | ||||||||
NEC 情報・ナレッジ研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Central Research Laboratories, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Green Platform Research Laboratories, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Knowledge Discovery Research Laboratories, NEC Corp. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Knowledge Discovery Research Laboratories, NEC Corp. | ||||||||
著者名 |
森岡, 澄夫
× 森岡, 澄夫
|
|||||||
著者名(英) |
Sumio, Morioka
× Sumio, Morioka
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 筆者らは従来より,データブロック長64ビットの軽量暗号TWINEの提案・評価を行っている.その特徴は,改良型Type-2一般化Feistel構造を採用し,拡散層の実装がシンプルな事である.今回,SBox回路を1個だけ用意して使いまわすシリアライズ手法により,小規模回路実装を試みた.一般にシリアライズでは,SBoxやデータレジスタの入力を切り替えるため,セレクタを多数用いる.今回,拡散層実装をローテータによって行う工夫により,特殊な論理セル等を使うことなくセレクタ数を減らした.その結果,現時点で最小クラスのPRESENTシリアライズ実装と比べ,ゲート数はほぼ同じだが,配線領域まで含めた全面積はより小さくなった. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper presents a compact H/W implementation of a 64-bit lightweight block cipher TWINE which has an improved Type-2 generalized Feistel structure. In order to shrink circuit size, we have incorporated not only a standard serialize approach but also a new rotator-based block shuffling method. We don't use any backend design technique nor special cell such as gated clock and scan FF. The achieved gate count is almost the same with those of the other lightweight ciphers such as PRESENT. Yet the total chip area size, involving not only gate region but wiring region, becomes smaller because of elimination of multiplexers. | |||||||
書誌情報 |
コンピュータセキュリティシンポジウム2012論文集 巻 2012, 号 3, p. 757-764, 発行日 2012-10-23 |
|||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |