誘導結合による3次元積層チップおよび転送技術の提案

• Item type: SIG Technical Reports(1)
• 公開日: 2011-01-13
• タイトル: 誘導結合による3次元積層チップおよび転送技術の提案
• タイトル / 言語: en
• タイトル: Proposal for A 3-D stacked chip and transfer technology by inductive coupling
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 3D-I
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 東京大学大学院情報理工学系研究科
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属: 慶應義塾大学理工学部
• 著者所属(英): en
• 著者所属(英): Faculty of science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Faculty of science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): Faculty of science and Technology, Keio University
• 著者名: 佐々木, 大輔; 松谷, 宏紀; 竹, 康宏; 小野, 友己; 西山, 幸徳; 黒田, 忠広; 天野, 英晴
• 著者名(英): Daisuke, Sasaki; Hiroki, Matsutani; Yasuhiro, Take; Yuki, Ono; Yukinori, Nishiyama; Tadahiro, Kuroda; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 誘導結合によるチップ間ワイヤレス接続技術は，製造後にチップを重ねて実装することで，三次元積層が可能であり，その高い柔軟性と転送性能が注目されている．この三次元転送技術を有効に利用するためには，積層されたチップのコア間で容易にデータを転送を行う方式を確立する必要がある．本報告では，ワイヤレス誘導結合を用いて，チップ間でコミュニケーションを行う手法として，垂直バブルフローを利用した NoC 型とバス型を用いた方法を提案する．さらに，2 種類の通信方式を搭載したプロトタイプチップを実装し，それぞれの手法による性能，面積，消費電力の違いを測定する．シミュレーションによる評価の結果，プロトタイプチップは 200 MHz で動作し，誘導結合部分は 4 GHz 超のクロック伝送，4 Gbps 超のデータ伝送を実現する．最大消費電力は約 40 mW となった．垂直バブルフローを用いたデータ転送では隣接チップにパケット転送をする際には高いスループットとなるが，パケット混雑時にスループットが小さくなることを示し，また，バス型においてはどのチップに転送するときにもスループットが一定であることを示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Wireless chip-interconnect using inductive coupling receives an attention with its high degree of flexibility and communication performance. In order to make the best use of the technology, the communication method between cores on different ties must be established. Here, two methods: 3-D NoC with bubble flow control and 3-D bus interconnection are proposed. A prototype chip including above two methods are designed and implemented with e-shuttle's 65nm CMOS process. Simulation results appear that the wireless interconnect supports 4GHz data transfer rate. and both bus and NoC work at 200MHz clock. The maximum power consumption is 40mW.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2011-ARC-193, 号 2, p. 1-6, 発行日 2011-01-13
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会